基于vhdl数字钟设计说明书.docVIP

PAGE 40 PAGE 39 基于vhdl的数字钟设计 设计要求 具有以二十四小时计时、显示、整点报时、时间设置和闹钟的功能。 设计精度要求为1S。 二．系统功能描述 1 . 系统输入：系统状态及校时、定时转换的控制信号为k、trans、set； 时钟信号clk,采用1024Hz； 系统复位信号为reset。输入信号均由按键产生。 系统输出：LED显示输出，蜂鸣器声音信号输出。 多功能数字钟系统功能的具体描述如下： 2. 计时：正常工作状态下，每日按24h计时制计时并显示，蜂鸣器无声，逢整点报时。 3. 校时：在计时状态显示下，按下“set键”，进入“小时”校准状态，之后按下“k键”则进入“分”校准状态，继续按下“k键”则进入“秒复零”状态，第三次按下“k 键”又恢复到正常计时显示状态。 1）“小时”校准状态：在“小时”校准状态下，显示“小时”数码管以1Hz的频率递增计数。 2）“分”校准状态：在“分”校准状态下，显示“分”的数码管以1Hz的频率递增计数。 3）“秒”复零状态：在“秒复零”状态下，显示“秒”的数码管复零。 4. 整点报时：蜂鸣器在“59”分钟的第“51”、“53”、“55”、“57‘秒发频率为512Hz的低音，在“59”分钟的第“59”秒发频率为1024Hz的高音，结束时为整点。 5. 显示：要求采用扫描显示方式驱动6个LED数码管显示小时、分、秒。 闹钟：闹钟定时时间到，蜂鸣器发出周期为1s的“滴”、“滴”声，持续时间为10s；闹钟定时显示。 6. 闹钟定时设置：在闹钟定时显示状态下，按下“set键”，进入闹钟的“时”设置状态，之后按下“k键”进入闹钟的“分”设置状态，继续按下“k 键”则进入“秒”设置状 态，第三次按下“k键”又恢复到闹钟定时显示状态。 闹钟“小时”设置状态：在闹钟“小时”设置状态下， 显示“小时”的数码管 以1Hz的频率递增计数。 闹钟：“分”设置状态：在闹钟“分”设置状态下，显示“分” 的数码管以1Hz的频率递增计数。 控制器的MDS图及多功能数字系统结构逻辑框图 S0：显示计时时间 S4：显示闹铃时间 s1：调计时的时 s5：调闹铃的时 s2：调计时的分 s6：调闹铃的分 s3：调计时的秒 s7：调闹铃的秒 S S0 S4 S2 S3 S7 S1 S5 S6 Trans=1 Set=1 Set=1 Set=1 Set=1 Set=1 Set=1 Set=1 Set=1 四、总电路图及各分块的电路图、原始程序、仿真图。共分七大模块：主控模块、计时校时模块、闹钟设定模块、选择显示模块、整点报时及闹铃模块、分频模块、动态显示模块。 1、主控模块电路图 主控模块代码： library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; use ieee.std_logic_arith.all; entity control is port(clk,k,set,reset,trans : in std_logic; jh,jm,js,nh,nm,ns,flashh,flashm,flashs,selct :out std_logic); end control; architecture behav of control is type states is(s0,s1,s2,s3,s4,s5,s6,s7); signal current_state,next_state :states; begin process (reset,clk,next_state,current_state,k,set) begin if (reset=1)then current_state=s0; elsif(clkevent and clk=1)then current_state=next_state; end if; case current_state is when s0= flashh=0;flashm=0;flashs=0;jh=0;jm=0;js=0; nh=0;nm=0;ns=0;selct=1; if(trans=1)then next_state=s4; elsif(set=1 ) then next_state=s1; else next_state=s0;