基于VHDL循环码编译码器的设计论文.doc

毕业设计报告（论文） 报告（论文）题目：基于VHDL的循环码编译码 器的设计 作者所在系部： 电子工程系 作者所在专业： 通信工程 作者所在班级： B08232 作 者 姓 名 ： 作 者 学 号 ： 指导教师姓名： 完 成 时 间 ： 2012年 6月15日 北华航天工业学院教务处制 毕业设计（论文）任务书（理工类） 学生姓名： 专 业： 通信工程 班 级： B08232 学 号： 指导教师： 职 称： 副教授 完成时间： 2012.6 毕业设计（论文）题目： 基于VHDL的循环码编译码器的设计 题目来源 教师科研课 题 纵向课题（　） 题目类型 理论研究（　） 注：请直接在所属项目括号内打“√” 横向课题（　） 应用研究（　） 教师自拟课题（√） 应用设计（√） 学生自拟课题（　） 其 他（　） 总体设计要求及技术要点： 基本设计要求： 对不同的设计方法进行分析和比较，选择优化的设计方法，利用VHDL分别设计（15，7）BCH码的编码器和译码器，并能够对两部分进行单独仿真调试，实现其相应的功能。 较高设计要求： 在实现基本功能的基础上，通过设计信源编码器、模拟信道产生误码，将信源编码器、编码器、误码产生电路和译码器连接起来，实现对整个编译码系统的仿真和性能的分析比较。 工作环境及技术条件： PC机1台、quartus II 7.0 编译环境 信道编码尤其是循环码理论基础、EDA技术开发基础 工作内容及最终成果： 方案论证、画出组成方框图； 画出系统工作的时序图； 设计组成系统的各单元电路； 完成整个系统的设计； 进行部分电路的时序仿真，并对仿真结果进行分析； 完成整个系统的仿真调试和性能分析； 撰写毕业设计论文； 其他。 时间进度安排： 第七学期第六周 根据学生选择情况，完成双向选择，下达毕业设计任务书； 第七学期六～十五周 教师指导学生查阅文献，撰写开题报告，准备外文译文、文献综述； 第七学期第十六周 论证学生的开题报告，确定能否开始毕业设计； 第八学期五周 搜集相关资料，深入学习相关理论知识及开发工具等内容； 第八学期六～七周 确定毕业设计方案，论述课题要求及涉及到的理论，画出系统原理草图； 第八学期第八～十四周 模块功能分析、功能设计、程序编写、调试编译、功能验证分析； 第八学期第十五～十七周 论文编写、修改等工作；毕业设计资料整理归档。 指导教师签字： 年 月 日 教研室主任意见： 教研室主任签字： 年 月 日 本科生毕业设计（论文）原创性及知识产权声明 本人郑重声明：所呈交的毕业设计（论文） 基于VHDL的循环码编译码器的设计 是本人在指导教师的指导下，独立进行研究工作取得的成果。除文中已经注明引用的内容外，本设计（论文）不含任何其他个人或集体已经发表或撰写过的作品或成果。对本设计（论文）的研究做出重要贡献的个人和集体，均已在文中以明确方式标明。因本毕业设计（论文）引起的法律结果完全由本人承担。 本毕业设计（论文）成果归北华航天工业学院所有。本人遵循北华航天工业学院有关毕业设计（论文）的相关规定，提交毕业设计（论文）的印刷本和电子版本。本人同意北华航天工业学院有权保存毕业设计（论文）的印刷本和电子版，并提供目录检索与阅览服务；可以采用影印、缩印、数字化或其它复制手段保存论文；在不以营利为目的的前提下，可以公布非涉密毕业设计（论文）的部分或全部内容。 特此声明 毕业设计（论文）作者： 指导教师： 年 月 日 年 月 日 PAGE II 摘 要 在本次设计中，使用Quartus II 7.0为系统开发平台，硬件描述语言VHDL为主要设计手段，以可编程逻辑器件为实现载体，设计方案中，从循环码编译码的原理出发，论证了BCH码编译码系统的设计方案，并利用VHDL语言加以实现。所设计的系统可以完成BCH码编码以及两位错码的纠错译码。依据设计方案和设计平台完成了程序编写和程序调试，通过运行程序及时序波形的仿真有效验证了设计的正确性，初步实现了设计目标。 关键词