第4讲中央处理器.new.ppt

4.5 多周期实现方案 写回周期（WB） Regs[rt]? LMD 对控制信号设置如下： DMtoReg=1 //选择LMD中的内容送到寄存器组的WD端。 RegDst=0 //选择rt作为写入地址。 RegWrite=1 //写入寄存器。 各类型指令在各周期中的操作及相关的控制信号的设置 （表4.5 ） 周期名称 R类指令 Op=“R类” 存储器访问指令 Op=“lw”或Op=“sw” 分支指令 Op=“beqz” 取指令（IF） 操作：IR?IM[PC] PC+4 控制信号：IRWrite=1 指令译码/ 读寄存器（ID） 操作：A?Regs[rs] B?Regs[rt] Imm?（IR[15:0]按符号位扩展为32位数） 控制信号：不需要 执行/有效地址 计算（EX） 操作： ALUo?A funct B 控制信号： ALUSrcA=1 ALUSrcB=00 ALUOp=10 操作： ALUo?A+Imm 控制信号： ALUSrcA=1 ALUSrcB=01 ALUOp=00 操作：ALUo? PC+（Imm2） cond?（A = = 0） 控制信号： ALUSrcA=0 ALUSrcB=10 ALUOp=00 周期名称 R类指令 Op=“R类” 存储器访问指令 Op=“lw”或Op=“sw” 分支指令 Op=“beqz” 存储器访问/R类和分支指令完成（MEM） 操作：Regs[rd]? ALUo 控制信号： DMtoReg=0 RegDst=1 RegWrite=1 PCWrite=1 load指令： 操作： LMD? DM[ALUo] 控制信号： DMRead=1 PCWrite=1 操作：If（condBranch）PC ?ALUo else PC? PC+4 控制信号： Branch=1 PCWrite=1 store指令： 操作：DM[ALUo]?B 控制信号： DMWrite=1 PCWrite=1 写回（WB） 操作： load指令： Regs[rt]? LMD 控制信号： DMtoReg=1 RegDst=0 RegWrite=1 实现控制器的技术有两种： 硬连逻辑 硬连逻辑是建立在有限状态机的基础上，并且一般是以状态图的形式表示。 微程序设计 微程序设计则是采用微指令的方式来表示和实现控制。 4.6 控制器的设计 4.6 控制器的设计 控制器的一般组成 ： 指令部件 主要功能：取指令和分析指令。 程序计数器PC（Program Counter） 程序计数器指出了CPU当前正在执行的指令的地址。 CPU每执行完一条指令，就把它加4，指向顺序的下一条指令。 指令寄存器IR（Instruction Register） 指令寄存器用于存放当前正在执行的指令。 4.6.1 控制器的组成 4.6 控制器的设计 控制器的组成 4.6 控制器的设计 指令译码器ID（Instruction Decoder） 对IR中的指令操作码进行译码分析，产生相应操作的控制电平并提供给微操作控制信号形成部件。 有的机器还需对寻址字段进行译码分析，以控制操作数有效地址的形成。 地址形成部件 根据该指令所指定的寻址方式，形成其操作数有效地址。 时序控制部件 微操作 一个部件能够完成的不能再细分的基本操作。 计算机中最小的具有独立意义的操作。 4.6 控制器的设计 功能：用来产生一系列时序信号、为各个微操作定时的，以保证各个微操作的顺序执行。 组成部分 时钟CP（Clock Pulses） CP：协调计算机各部件操作的同步主时钟。 其工作频率称为计算机的主频。 时序信号发生器TSG（Timing Signal Generator） 产生机器所需的各种时序信号，以便控制有关部件在不同的时间内完成指定的微操作。 微操作控制信号形成部件 根据指令部件提供的操作控制电位、时序控制部 4.6 控制器的设计 件所提供的各种时序信号，以及有关的状态条件，产生计算机所需要的各种微操作的控制信号。 中断控制逻辑 称为中断机构。 用于异常或突发情况的处理。 程序状态寄存器PSR 存放程序状态字PSW。 PSW反映了计算机系统目前的基本状态，包括目态/管态、指令执行的结果特征以及与中断有关的信息等。 指令执行的结果特征包括运算结果为0、结果为负、结果溢出等。 4.6 控制器的设计 控制方式 同步控制方式 机器有统一的时钟信号（称为系统时钟），所有的微操作控制信号都与时钟信号同步。 把一条指令的执行过程划分为若干个长度相等的时间区间，然后把该指令的微操作按顺序安排到每一个时间区间中。这个时间区间称为节拍。 其宽度（时间）与一个时钟周期的时间相同。