第6讲微处理器8086总线bus结构和时序.pptVIP

第6章 8086的总线结构和时序 本章要点 掌握8086CPU的引脚信号的含义。理解两种工作方式下地址总线、数据总线、控制总线，并构成最小方式和最大方式系统。掌握总线周期概念以及系统的读/写时序、中断响应时序等，为后续章节存储器电路设计以及I/O接口电路设计打下良好的基础。 本章问题的引出 第三章我们介绍微处理器的结构时已经说明，微处理器的外部结构表现为数量有限的输入输出引脚，这些引脚构成了微处理器级总线。而微处理器级总线带负载的能力弱，加之部分引脚采用复用引脚，所以在微机系统设计时，不能直接与存储器、I/O接口连接。 本章问题的引出 微处理器必须通过微处理器级总线和其它逻辑电路连接组成主机板系统，形成系统级总线，简称系统总线。存储器和I/O设备通过接口电路连接在系统总线上。本章讨论单总线系统，下图示出了8086为基础的系统中系统总线的典型结构。 本章问题的引出 微处理器级总线和系统级总线之间的接口逻辑电路称为总线控制逻辑。总线控制逻辑中的驱动器和接收器是为了提高总线的驱动电流的能力和承受电容负载的能力。 本章问题的引出 在8086系统中，由于CPU采用分时复用的地址/数据总线，而在执行对存储器读写或对I/O设备输入输出的总线周期中，要求地址信息一直保持有效。因此总线控制逻辑还必须完成对分时复用的地址/数据总线中地址信息的锁存，以实现地址总线和数据总线的分离。