电脑原理与应用第9章.ppt

第9章 中断控制器、计数/定时控制器及DMA控制器 汤世平 北京理工大学 目 录 9.1 可编程中断控制器8259A 9.2 可编程计数/定时控制器8253 9.3 可编程DMA控制器8237A 9.1 可编程中断控制器8259A 中断系统是冯·诺依曼结构计算机的一项重要技术，尤其为解决当前高速运算CPU与低速外部设备信息交换之间的矛盾。 8086系列有功能很强的中断系统，它可通过8259A可编程中断控制器来实现。 9.1.1 8259A芯片内部结构 包括以下8部分 数据总线缓冲器 读/写控制电路 级联缓冲/比较器 中断请求寄存器IRR 中断服务寄存器ISR 中断屏蔽寄存器IMR 优先权判别器PR 控制电路 芯片内部结构如图9.1所示。8259A芯片有28条引脚，双列直插式封装，各引脚的信号功能如图9.2所示。 9.1.2 8259A芯片的工作方式 两种中断触发方式 电平触发方式 边沿触发方式 可由软件来定义 中断类型码 8259A中一字节中断类型码的形成如图所示。 中断类型码 引入的8级中断请求在中断入口地址表中的位置取决于由软件定义的D7～D3位的状态，并由对8259A进行初始化时写入的相应控制字来确定。 例如，定义D7～D3=10001时，则该8级中断的类型码将顺序为88H～8FH。 中断管理方式 8259A具有非常灵活的中断管理方式，可满足使用者的各种不同要求。 中断优先权管理是中断管理的核心问题。 优先权级别有固定分配和循环设置两种方式。 各中断源的优先级确定后，一般处理原则只允许高级中断打断低级中断而被优先处理，禁止低级打断高级或同级中断相互打断。 8259A中对中断优先权的管理有3种方式 完全嵌套方式 自动循环方式 中断屏蔽方式 1.完全嵌套方式 完全嵌套方式是8259A被初始化后自动进入的基本工作方式 在这种方式下，由各个IRi端引入的中断请求具有固定的中断级别。IR0具有最高优先级，IR7具有最低优先级，其他级顺序类推 ISR寄存器中某位置“1”，表示CPU当前正在处理这一级中断请求 中断嵌套的深度取决于整个中断系统所具有的中断级数，在一个具有8级中断的系统中，最大的中断嵌套深度为8 1.完全嵌套方式-中断结束方式 普通EOI方式 只有当前结束的中断总是尚未处理完的级别最高的中断时，才能使用 如果在中断服务程序中曾经修改过中断级别，则决不能采用这种方式 特殊EOI方式 除EOI外，还将当前结束的中断级别也传送给8259A 可在任何情况下使用 自动EOI方式 在第2个中断响应信号(INTA)结束时，自动将ISR寄存器中相应位清“0” 有可能出现低级中断打断高级中断或同级中断相互打断的不合理现象，通常将这种情况称作“重复嵌套”，重复嵌套的深度无法控制，很可能造成某些高级中断得不到及时处理的情况 2.自动循环方式 改变中断请求优先级别的策略之一 基本思想：每当任何一级中断被处理完，它的优先级别就被改变为最低级，而将最高优先级赋给原来比它低一级的中断请求。 实现 普通EOI循环方式 自动EOI循环方式：防止重复嵌套 特殊EOI循环方式：置位优先权指令 3.中断屏蔽方式 清除中断标志指令(CLI)，将中断标志位清“0”，从此以后，CPU将禁止所有的由INTR端引入的可屏蔽中断请求 这是由CPU自己完成的中断屏蔽功能，它只能对所有的可屏蔽中断一起进行屏蔽，而无法有选择地对某一级或几级中断进行屏蔽 这种屏蔽操作可由8259A通过中断屏蔽寄存器来实现 3.中断屏蔽方式 普通屏蔽方式：中断屏蔽寄存器IMR中的某一位或某几位置“1”，即可将相应级的中断请求屏蔽掉 当CPU在执行主程序时，要求禁止响应某级或某几级中断时，可在主程序中将IMR寄存器的相应位置“1”； CPU在处理某级中断过程中，要求禁止级别比它高的某一级或某几级中断时，可在中断服务程序中将IMR寄存器的相应位置“1” 3.中断屏蔽方式 特殊屏蔽方式：当CPU正在处理某级中断时，要求仅对本级中断进行屏蔽，而允许其他优先级比它高或低的中断进入系统 对8259A进行初始化时，可利用控制寄存器的SMM位的置位来使8259A进入这种特殊屏蔽方式。 9.1.3 8259A芯片的级联使用 一片8259A芯片只能管理8级中断，在多于8级中断的系统中，必须将多片8259A级联使用。 最简单的级联方式为两级，第1级只需一片8259A用作主片，第2级可接1～8片8259A用作从片，如图9.5所示。 两级级联情况下可管理的中断源最多为64级，如果还要增多中断源数量，可进一步扩展为多级级联。 9.1.4 8259A芯片的控制字及其工作方式 初始化操作分成两个部分 首先要通过预置命令字(ICWi)对8259A进行初始化， 然后8259A将自动进入操作模式。 可在8259A操