第五讲中央处理器.1.pptVIP

第五章 中央处理器 5.1 CPU的功能和组成 5.2 指令周期 * * 5.1 CPU功能和组成 5.2 指令周期 5.3 时序产生器和控制方式 5.4 微程序控制器 5.5 硬连线控制器 5.6 传统CPU 5.7 流水CPU 5.8 RISC的CPU 5.9 多媒体CPU 5.1.1 中央处理机（CPU）的功能 指令控制（程序执行顺序的控制） 操作控制（根据指令的功能发出若干个操作信号） 时间控制（指令的各个操作实施时间的定时） 数据加工（算术运算和逻辑运算） 每条指令的定时 每个微操作的定时 5.1.2 CPU的基本组成 RD/WR LDDR LDIR LDPC LDAR PC+1 控制器 运算器 术 （1）中央处理器CPU （3）运算器 ALU 暂存器 累加器 （2）控制器 控制器组成： +cache =运算器+控制器 数据缓冲器、地址寄存器、通用寄存器、状态寄存器 控制器的主要功能 ①取指令，形成下一条指令地址 ②译码，产生相应的控制信号，启动规定的动作。 ③指挥并控制各个部件之间数据流动的方向。 程序计数器、指令寄存器、指令译码器、时序发生器和操作控制器组成。 5.1.3 CPU中的主要寄存器 (1) 数据缓冲寄存器DR ②补偿速度差别 ①作为ALU运算结果和通用寄存器之间信息传送中时间上的缓冲 CPU 内存 或I/O 指令 数据 DR 指令 数据 通用寄存器 (2) 指令寄存器IR (Instruction Register)?? 指令寄存器用来存放从存储器中取出的待执行的指令。 在执行该指令的过程中，指令寄存器的内容不允许发生变化，以保证实现指令的全部功能。 (3) 程序计数器PC (Programming Counter) 用来存放正在执行的指令的地址或接着将要执行的下一条指令的地址。 顺序执行时，每执行一条指令，PC的值应加1 要改变程序执行顺序的情况时，一般由转移类指令将转移目标地址送往PC ，可实现程序的转移。 (4) 地址寄存器AR： (6) 状态字寄存器PSW (5) 通用寄存器R0-R3 保存当前CPU所访问的数据cache存储器单元的地址。 为ALU提供一个工作区。 5.1.4 操作控制器和时序产生器 （1）数据通路： （2）操作控制器： 根据设计方法不同，操作控制器分为： 时序逻辑型 存储逻辑型 寄存器之间传送信息的通路 根据指令操作码和时序信号,产生各种操作控制信号；选择正确的数据通路。 硬连线控制器 微程序控制器 硬连线控制器 硬连线控制器，它是采用时序逻辑技术来实现的，其时序控制信号形成部件是由门电路组成的复杂树形网络。 时序逻辑控制器的最大优点是速度快，但是时序控制信号形成部件的结构不规整，使得设计、调试、维修较困难，难以实现设计自动化。 该方法是分立元件时代的产物,以使用最少器件数和取得最高操作速度为设计目标 微程序控制器 微程序控制器是采用存储逻辑来实现的，也就是把微操作信号代码化，使每条机器指令转化成为一段微程序并存入一个专门的存储器(控制存储器)中，微操作控制信号由微指令产生。 微程序控制器的设计思想和时序逻辑设计思想截然不同。 由于它增加了一级控制存储器，所以指令执行速度比时序逻辑控制器慢。 它具有设计规整、调试、维修以及更改、扩充指令方便的优点，易于实现自动化设计，已成为当前控制器的主流。 习题. CPU中有哪些主要寄存器？简述这些寄存器的功能。 解：CPU有以下寄存器： 指令寄存器（IR）：用来保存当前正在执行的一条指令。 程序计数器（PC）：用来确定下一条指令的地址。 地址寄存器（AR）：用来保存当前CPU所访问的内存单元的地址。 缓冲寄存器（DR）： 1作为CPU和内存、外部设备之间信息传送的中转站。 2补偿CPU和内存、外围设备之间在操作速度上的差别。 3在单累加器结构的运算器中，缓冲寄存器还可兼作为操作数寄存器。 通用寄存器（AC）：当运算器的算术逻辑单元（ALU）执行全部算术和逻辑运算时，为ALU提供一个工作区。 状态条件寄存器：保存由算术指令和逻辑指令运行或测试的结果建立的各种条件码内容。除此之外，还保存中断和系统工作状态等信息，以便使CPU和系统能及时了解机器运行状态和程序运行状态。 5.2.1 指令周期的基本概念 5.2.2 典型指令的指令周期 5.2.3 用方框图语言表示指令周期 5.2.1 指令周期的基本概念 概念 指令周期：指取指令、分析指令到执行完该指令所需的全部时间。 思考：各种指令的指令周期相同吗？ 机器周期通常又称CPU周期 指令周期由若干个机器周期组成，每个机器周期完成一个基本操作 不同的指令，可能包含不同数目