原创力文档M48Z35Y.70MH1E;M48Z35Y.70MH1F;M48Z35.70PC1;M48Z35Y.70PC1;M48Z35Y.70MH6E;中文规格书DATASheeT资料.pdf
- 1、本文档共11页，可阅读全部内容。
- 2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
- 3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
查看更多
M48Z35
M48Z35Y
256 Kbit (32 Kbit x 8) ZEROPOWER® SRAM
Features
■ Integrated, ultra low power SRAM, power-fail
control circuit, and battery
■ READ cycle time equals WRITE cycle time
■ Automatic power-fail chip deselect and WRITE 28
protection 1
■ WRITE protect voltages:
PCDIP28
(VPFD = power-fail deselect voltage) battery CAPHAT™
– M48Z35: VCC = 4.75 to 5.5 V;
4.5 V ≤ VPFD ≤ 4.75 V
– M48Z35Y: 4.5 to 5.5 V;
SNAPHAT®
4.2 V ≤ VPFD ≤ 4.5 V battery
™
■ Self-contained battery in the CAPHAT DIP
package
■ Packaging includes a 28-lead SOIC and
SNAPHAT® top (to be ordered separately)
■ Pin and function compatible with JEDEC
standard 32 K x 8 SRAMs
28
■ SOIC package provides direct connection for a
® 1
SNAPHAT top which contains the battery
■ RoHS compliant SOH28
– Lead-free second level interconn
文档评论（0）