若干典型的时序逻辑集成电路介绍.ppt

6.5 若干典型的时序逻辑集成电路 一、 寄存器 6.5.1 寄存器和移位寄存器 寄存器:是数字系统中用来存储代码或数据的逻辑部件。它的主要组成部分是触发器。 一个触发器能存储1位二进制代码，存储 n 位二进制代码的寄存器需要用 n 个触发器组成。寄存器实际上是若干触发器的集合。 1. 电平敏感的寄存器 8位CMOS寄存器74LV374 2. 脉冲边沿敏感的寄存器 8位CMOS寄存器74LV374 高阻 H H ↑ H 高阻 L L ↑ H 存入数据，禁止输出 H H ↑ L 对应内部触发器的状态 L L ↑ L 存入和读出数据 Q0~Q7 DN CP 输出 内部触发器 输 入 工作模式 二、 移位寄存器 移位寄存器是既能寄存数码，又能在时钟脉冲的作用下使数码向高位或向低位移动的逻辑功能部件。 按移动方式分 单向移位寄存器 双向移位寄存器 左移位寄存器 移位寄存器的逻辑功能分类 移位寄存器的逻辑功能 右移位寄存器 1、 基本移位寄存器 （1）电路 时钟信号输入端 串行数据输入端 串行数据输出端 并行数据输出端 D3=Qn2 D1=Q0n D0=DS Q0n+1=DS Q1n+1 = Q0n Q2n+1 =Qn1 Q3n+1 =Qn2 Qn+1=D D触发器的特性方程 激励方程： 状态方程： (2). 工作原理(电路分析) D2=Qn1 CP Q0 Q1 Q2 Q3 1 1 0 0 0 2 1 1 0 0 3 0 1 1 0 4 1 0 1 1 1 2 3 4 5 6 7 8 9 经过7个CP脉冲作用后，从DI 端串行输入的数码就可以从DO 端串行输出。 串入?串出 经过4个CP脉冲作用后，从DS 端串行输入的数码就可以从Q0 Q1 Q2 Q3并行输出。 串入?并出 1 1 0 1 1 0 1 1 1 0 1 1 0 1 1 0 1 1 0 0 0 0 0 0 0 0 0 FF0 FF1 FF2 FF3 CR=0 1CP 后 2CP 后 3CP 后 4CP 后 1 1 0 1 1 Q0n+1=DI Q1n+1 = Q0n Q2n+1 =Qn1 Q3n+1 =Qn2 DS=1100 （2）典型集成电路 CMOS 4位双向移位寄存器74HCT194 74194的功能表 × × × × × × × L L H 8 L × × × × L × L H H 7 H × × × × H × L H H 6 L × × × × × L H L H 5 H × × × × × H H L H 4 A B C D A B C D × × H H H 3 × × × × H(L) × × × × H 2 L L L L × × × × × × × × × L 1 A B C D 右移DSR 左移DSL S0 S1 QA QB QC QD 并行输入 时钟脉冲CP 串行输入 控制信号 输 出 输 入 清零 RD 序号 异步清零 同步置数 低位向高位移动 高位向低位移动 保持 例3 时序脉冲产生器。电路如图所示。画出 QA--QD波形，分析逻辑功能。 启动 解： 启动信号为0: S1=1 S0=1,同步置数QA~QD=0111 因为QA-QD总有一个为0，S1S0=01，则74194始终工作在高位向低位移动循环移位的状态。 CP QA QBQC QD S1 S0CR DSR 74194 A B C D 1 1 0 1 1 1 0 1 1 1 启动信号为1后: S1=0 S0=1, 高位移向的低位状态, QD = DSR 0 1 1 1 1 0 1 1 1 1 0 1 1 1 1 0 0 1 1 1 QA QD QC QB 2. 多功能双向移位寄存器 。 2、计数器的分类 按脉冲输入方式，分为同步和异步计数器 按进位体制，分为二进制、十进制和任意进制计数器 按逻辑功能，分为加法、减法和可逆计数器 概 述 1、计数器的逻辑功能 计数器的基本功能是对输入时钟脉冲进行计数。它也可用于分频