第4章 微处理器地外部特性.pptVIP

第四章 微处理器的外部特性 本章主要内容： 一、16位微处理器的基本外部硬件特性 二、16位微处理器系统构成 三、微处理器基本总线时序 §4-1 16位微处理器的基本外部硬件特性 研究微处理器的外部硬件特征、性质是建立一个微机系统的硬件基础。 微处理器的外部硬件特征：引脚信号、封装工艺 对任何一种微处理器（CPU）外部引脚信号的学习认识可参考以下思路： CPU类型——专用、通用 CPU引脚 CPU基本工作时序 微处理器三总线：地址总线、数据总线、控制总线 数据线宽度——数据传送位数——数据线根数 地址线位数——用多少位地址线寻址端口。 基本控制信号：逻辑功能定义形式（高、低电平）、信号作用形式（电平、沿）、信息流向（入、出） 一、 8086/8088 CPU的引脚特性与工作模式 任何微处理器的外部引脚都从硬件上反映了该处理器的基本特征与基本工作性质。 8086CPU：Intel公司1978年推出的16位微处理器芯片 ，是Intel系列第三代微处理器。集成度为2.9万只晶体管/片，主频5MHz/10MHz，单一+5v电源， 40引脚双列直插封装组件。 8088CPU是与之同时代的准16位微处理器芯片，其内部结构数据总线为16位，对外数据总线为8位。 8086微处理器外部引脚 从外部引脚上表现出总线复用技术及最大、最小工作模式。 总线复用技术——同一根（组）信号线传输不同意义的信号 分时复用： 在同一根（组）信号线上不同时刻传送不同信号。 功能复用： 用同一根（组）信号线不同状态表示不同的信号。 二、 8086/8088 CPU的组态模式与系统构成 最小组态模式—— 以8086CPU为核心构成单处理器微机系统。在这种模式下由CPU发出所有的总线控制信号，实现对系统存储器、I/O端口的统一管理。 最大组态模式—— 由一个通用CPU(8086CPU)及多个协处理器(8087数值数据协处理器、8089I/O协处理器)构成的多处理器系统。 在这样的系统中，总线、系统存储器、I/O端口由多个处理器共享；在工作中，每个处理器输出自己工作状态的状态信息编码，通过总线控制器、总线裁决器产生对系统存储器、I/O端口的基本控制信号。 最小组态模式时的8086CPU引脚 地址总线、数据总线： AD0 AD1 AD2 …………… AD15 A16/s3 …… A19/s6 当CPU访问存储器单元时使用20位地址总线，当CPU访问I/O接口电路时使用低16位地址总线，而A16… A19输出无效电平。 控制总线：发出完成基本操作的控制信号。 基本操作——存储器读、存储器写、 I/O接口读、 I/O接口写、中断相应、复位等 控制总线之读写控制引脚： IO/M-：高电平表示访问I/O接口电路，低电平表示访问存储器，输出； WR-：低有效，表示进行写操作，输出； RD-：低有效，表示进行读操作，输出； DEN-：低有效，表示在复用总线上进行数据传输，输出； DT/R-：高表示发送数据，低表示接收数据，输出； ALE：地址锁存，输出； READY：存储器或I/O接口电路准备就绪，输入。 控制总线之中断控制引脚： INTR：可屏蔽中断请求，输入。 NMI：不可屏蔽中断请求，输入 ：可屏蔽中断响应，输出。 控制总线之总线请求与响应控制引脚： HOLD：总线保持请求 HLDA：总线保持相应 最大组态模式时的8086CPU引脚 地址总线、数据总线： AD0 AD1 AD2 …………… AD15 A16/s3 …… A19/s6 当CPU访问存储器单元时使用20位地址总线，当CPU访问I/O接口电路时使用低16位地址总线，而A16… A19输出无效电平。 控制总线： 向总线控制器发出工作状态信息编码、队列状态信息编码。 8086CPU最大工作模式系统构成 三、 8086/8088 CPU总线周期时序 CPU的工作是在统一的时钟信号控制下，按拍节进行的。 时钟周期：CPU工作时钟频率的倒数叫做一个时钟周期，有的也叫做T周期或T状态。 总线周期：CPU经常要使用总线访问存储器、I/O接口电路。把每使用一次总线的操作过程叫做一个总线周期（有的教材也称为“机器周期”）。对于8086CPU一个总线周期包含四个时钟周期。 指令周期：CPU执行一条指令所需要的时间称为指令周期。一般来讲，CPU执行一条指令可能要多次使用总线，所以，对于8086CPU一个指令周期