时钟脉冲的上升沿出现后-icaredbd.PPTVIP

* 如果每来一个计数脉冲，计数器的值减少一，则称为减法计数器，既能实现加法计数又能实现减法计数的计数器称为可逆计数器。 * 如果若计数脉冲是同时加在每一个触发器的CP端，则各触发器的状态是同时变化的，就称为同步触发器。 2. 异步十进制计数器 关键点：如何使计数器的状态从1001直接变回到0000。 （1）二-十进制计数器真值表 （2）用JK触发器构成的二-十进制计数器 （3）工作情况分析 * * 第9章 触发器和时序逻辑电路 1.掌握R-S触发器、J-K触发器、D触发器的逻辑功能。 2 .理解寄存和移位寄存器的工作原理。 3.理解二进制计数器、二—十进制计数器的工作原理。 4.了解集成定时器的工作原理。了解用集成定时器组成的单稳触发器、多谐振荡器的工作原理。 概述： 在上章所讨论的门电路及由其组成的组合逻辑电路中，它的输出变量状态完全由当时的输入变量的组合状态来决定，而与电路的原来状态无关，也就是组合电路不具有记忆功能。但在数字系统中，为了能实现按一定程序进行运算需要记忆功能。在本章将讨论的触发器及由其组成的时序逻辑电路中，它的输出状态不但决定于当时的输入状态，而且还与电路的原来状态有关，也就是时序电路具有记忆功能。 9.1双稳态触发器 所谓双稳态触发器，就是指有两个稳定状态，一个称为1状态，一个称为0状态，而且，