第六章COMBINATIONALLOGICDESIGNPRACTICES(2011)—part2——廖昌俊.pptVIP

* Priority Encoder(优先编码器) A2 A1 A0 IDLE I7 I6 I5 I4 I3 I2 I1 I0 Change I0～I7 to H0～H7, Make Sure the Inputs are asserted at most one at a time. ( 将 I0～I7 转换为 H0～H7， 保证其中，任何时刻只有一个有效) Highest-Priority ( 数大优先 ) The IDLE Output is asserted if No Inputs are asserted. (如果没有输入有效，则 IDLE 为1 ) IDLE = I0’ · I1’ · … · I6’ · I7’ 6.5 Encoder（编码器） * 输 入 输 出 使能输出，用于级联 EO 选通输出 GS EI_L有效 没有输入请求 EO_L有效 Enable Iputs EI EI_L有效 有输入请求 GS_L有效 图6－48 表6－27 The 74x148 Priority Encoder (优先级编码器74x148) * A2 A1 A0 GS EO EI I7 I0 A2 A1 A0 GS EO EI I7 I0 Q15_L Q8_L Q7_L Q0_L Y0 Y1 Y2 Y3 GS 2个74x148级联为16－4优先编码器 * 输入：由8?64，需8片74x148 每片优先级不同（怎样实现？） 保证高位无输入时，次高位才工作 —— 高位芯片的EO端接次高位芯片的EI端 用8-3优先编码器74x148级联为64-6优先编码器 A2 A1 A0 GS EO EI I7 I0 片间优先级的编码 —— 利用第9片74x148 每片的GS端接到第9片的输入端 第9片的输出作为高3位（RA5～RA3） 片内优先级 输出：6位 低3位 高3位 8片输出A2～A0 通过或门作为 最终输出的低3位 RA2～RA0 片间优先级 * 用译码器和逻辑门实现逻辑函数 A B C G1 G2A G2B Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 74x138 F = ?(X,Y,Z) (1,3,5,6) A Class Problem ( 每课一题 ) 数字逻辑设计及应用 电子科技大学 廖昌俊2011 * Commonly Used MSI Combinational Logic Device（常用中规模组合逻辑器件） Decoders (编码器) Encoders (译码器) Multiplexers (多路复用器) Parity Circuits (奇偶校验) Comparators (比较器) Adders (加法器) * Decoder and Encoder(译码器和编码器) Multiple-Input, Multiple-Output Logic Circuit (多输入、多输出电路) Enable Inputs must be Asserted to perform Normal Mapping Function (使能输入有效才能 实现正常映射功能) Enable Inputs (使能输入) (输入编码) (输出编码) Map 映射 Input Cord Word Output Cord Word * Decoder（译码器） Normally Output Code has More bits than its Input Code (一般来说，输出编码比输入编码位数多) Encoder（编码器） Output Code has Fewer bits than its Input Code called an Encoder (输出编码比输入编码位数少，则常称为编码器) Decoder and Encoder(译码器和编码器) * Most Commonly Used Case(一种最常用的情况) 使能 输入 编码 输出 编码 Map 映射 Decoder（译码器） Encoder（编码器） N-Bit Binary Code (n位二进制码) 2n 中