数字电子技术7890241298.pptVIP

下载本文档

0
0
约2.28千字
约 28页
2018-08-26 发布于湖北
举报
版权申诉

数字电子技术7890241298.ppt

1、本文档共28页，可阅读全部内容。
2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
8、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

数字电子技术7890241298

* 作业反映出来的几个问题记对作业题；按顺序做题；可以不用抄题，但要写清题号；答题应尽量体现解题思路和过程；按要求交作业，不要跨班；作业本写清班号学号。第一章数字逻辑基础 1.1.1 解1.1.2（2）0111010 1.3.1（3）254.25 254.25D01B=376.2O=FE.4H = 10 0101 0100.0010 0101)8421BCD (254.25)D=01)B=(376.2)O=(FE.4)H =(10 0101 0100.0010 0101)8421BCD 1.3.2（2） 100010010011B=211+27+24+21+20=2195D 1000 1001 0011BCD=893D 1.3.3（2） 11.01101B=0011.0110 1000B=3.68H 1.3.4（4） 1002.45D=3EA.7333H 1.3.5 (1) 23F.45H=10 0011 1111.0100 0101B 1.3.6 (1) 103.2H=1x162+3x160+2x16-1=259.125D 第二章逻辑门电路 2.4.1 逻辑0判断 VIL=0.8V (1)(2)(3)(4) 2.4.2 逻辑1判断 VIH=2V (1)(2)(3)(4) 2.4.3 解：(1) LSTTL驱动同类门 N=20 (2) LSTTL驱动基本TTL门 N=5 2.4.4 （1）IOH74LS00=0.4mA 2IIH7404+4IIH74Ls00=0.16mA IOL74LS00=8mA 2IIL7404+4IIL74Ls00=4.8mA 拉电流多余: (0.4-0.16)/0.02=17 灌电流多余: (8-4.8)/0.4=8 N=min(8,17)=8 2.4.5 2.4.6 RP计算 (1)拉电流时 VOH 7401 74LS00 (2)灌电流时 2.9.1 驱动: 负载: 拉电流: 灌电流: 扇出: 2.9.2 VOH VIH VOL VIL IOH IIH IOL IIL 第三章组合逻辑电路分析与设计 3.1.3代数法化简（a）（c）（e） 3.1.2证明（C）（i）（g）（k）（m） 3.1.4变换与或式 (b) 3.1.6 变换2输入与非 3.1.7与非(a) 3.1.8或非(a) 3.2.1展开最小项(a) 3.2.2 (a) (c) 10 1 1 1 1 11 1 1 01 1 1 00 10 11 01 00 (e) (g) 3.2.3 略 3.3.3 一位数值比较器 3.3.5: 输入端奇数个1，L=1，否则为0，即为奇偶校验器 3.4.2 1 1 1 10 1 1 11 1 01 1 00 10 11 01 00 (a)与或非 (b)与非 (c)或非 3.4.4 AI 1 A’I 0 Li C 第四章组合逻辑器件 4.1.1 全0或全1 其它 1 0 0 1 1 0 1 0 0 0 1 0 1 1 1 1 0 1 0 0 0 1 0 1 0 1 0 1 0 1 0 1 0 0 0 1 1 0 0 1 1 1 0 0 0 D7 D6 D5 D4 D3 D2 D1 D0 I3 I2 I1 I0 输出输入 4.1.4 输出端增加一级非门 4.2.3 4.2.4 32个地址译码电路设计分析：32个地址译码需要4片74138，5位译码输入，高2位用片选实现，低3位用原输入并联。 1 1 74138(4) 1 0 74138(3) 0 1 74138(2) 0 0 74138(1) E D D E 00H-07H 80H-0