ISE约束--UCF编辑的入门介绍3.docVIP

摘要：本文主要通过一个实例具体介绍ISE中通过编辑UCF文件来对FPGA设计进行约束，主要涉及到的约束包括时钟约束、群组约束、逻辑管脚约束以及物理属性约束。 Xilinx?FPGA设计约束的分类 Xilinx定义了如下几种约束类型： ? “Attributes and Constraints”? “CPLD Fitter”? “Grouping Constraints”? “Logical Constraints”? “Physical Constraints”? “Mapping Directives”? “Placement Constraints”? “Routing Directives”? “Synthesis Constraints”? “Timing Constraints”? “Configuration Constraints” 通过编译UCF（user constraints file）文件可以完成上述的功能。 还是用实例来讲UCF的语法是如何的。 图1 RTL Schematic 图1 是顶层文件RTL图，左侧一列输入，右侧为输出，这些端口需要分配相应的FPGA管脚。 1: NET pin_sysclk_i LOC = AD12 | TNM_NET = pin_sysclk_i; 2: TIMESPEC TS_pin_syscl