基于NIOS II软核处理器PWM控制器设计.docVIP

基于NIOS II软核处理器PWM控制器设计 　　杨波，中国计算机报博士撰稿团成员，现为西北工业大学自动化学院控制科学与工程专业博士生，主要研究方向是惯性导航与组合导航、信息融合。曾先后参加了国家高技术研究发展计划(863计划)项目、国家自然科学基金项目、西安市科技计划项目、西北工业大学研究生创业种子基金项目等十余项课题研究工作。 　　随着通信、电子、控制等应用领域的不断发展，高性能信息处理系统的需求日益增长，这种系统的高性能主要体现在：(1)要求大数据量、大计算量的高速处理；(2)要求系统具有可针对应用环境变化的自适应；(3)要求系统小型化、低功耗。 　　但是，在传统的信息处理系统设计中，由于要考虑到复杂的外围电路，包括PCB板上芯片之间的布线延时与干扰，以及本身的体积和重量等因素，从而使得整机系统的性能受到了很大的制约，显然无法满足上述要求。 　　 　　可重构计算技术概述 　　 　　随着现代计算机技术和微电子技术的迅猛发展以及半导体材料生产工艺的不断提高，将传统 　　微处理器与可编程器件集成在一起的可重构计算技术(Reconfigurable Computing，RC)已成为国内外IT技术界的研究热点之一。基于可重构计算技术实现的多型微处理芯片体系结构能够很好地利用未来半导体技术提供的能力，在解决应用的多样性问题的同时，还可解决片上资源利用率低、设计复杂、系统可靠性差以及成本功耗高等多方面的问题。 　　可重构计算是通过现场可编程门阵列(Field Programmable Gate Array，FPGA)来实现的。FPGA是美国Xilinx公司于1985年发展起来的一种可编程的大规模集成器件。目前FPGA中的逻辑单元数量已经超过800万个门电路，其有密性好、体积小、重量轻、可靠性高、功耗小等一系列优点。 　　FPGA各方面的特点正促使其逐渐取代ASIC市场。基于FPGA器件的可重构计算技术已引起IT技术界的格外重视，是当今半导体科学、电子工程和计算机科学的前沿研究领域。 　　 　　FPGA在数字电路设计中存在的问题 　　 　　随着器件规模、实现功能以及可靠性的不断提高，FPGA在现代数字系统中的应用日益广泛， 　　采用FPGA设计数字电路已经成为数字电路系统领域的主要设计方式之一。 　　但是，对于复杂的系统来讲，比如系统本身具有很多种状态，或者带有很多外设的系统，纯粹采用基于硬件的FPGA来实现大型集成电路还是比较困难的。因此，通常是把一个微处理器嵌入到FPGA芯片中，用来控制各种状态的切换，协调各个外设之间的同步以及实现对任务的调度，处理器在片上系统集成时起重要的控制作用。 　　为此，笔者提出一种新颖的基于NIOS II软核处理器的PWM控制器设计方法：运用可编程单芯片系统( SOPC )设计技术，将NIOS II软核处理器与脉宽调制(PWM)控制器结合，在ALTEA FPGA中集成PWM的同时，还可以在芯片上实现其它的系统功能，体积更小，成本低，可靠性高，更适合嵌入式系统的要求，而且具有现场可编程性。 　　 　　NIOS II软核处理器 　　 　　NIOS II软核处理器是Altera公司推出的嵌入在其FPGA内部的32位软核处理器，它的可配置程度很高，可以将外部存储器(包括ROM、RAM )、PS/2(鼠标键盘)、以太网控制器、IDE驱动器、SB接口甚至红外适配器等外部设备连接在一起，协调它们之间的多机协同和数据共享，必要的时候还可以在NIOS II软核中加入实时操作系统，来实现对多任务的调度。而且NIOS价格便宜，设计灵活，因此正获得越来越广泛的使用，目前已经在以太网接入、信号采集处理等方面得到成功的应用。 　　基于NIOS II的PWM 控制器设计 　　按照软硬件协同设计的思想，在SOPC设计中分硬件设计(主要用硬件描述语言 Verilog HDL等实现)和软件设计。 　　1.PWM逻辑的硬件设计 　　PWM由以下几个功能模块组成：(1)任务逻辑。任务逻辑完成该PWM元件的基本功能，是系统最关键的部分。(2)寄存器定义。寄存器提供任务逻辑与外界交换信息的途径。通过访问控制寄存器的值，用户可以对Avalon接口的外设进行控制。(3)Avalon 接口。Avalon接口是为SOPC集成提供标准的连接关系，使系统通过Avalon总线来访问寄存器，从而外设与Avalon总线的元件进行通信。 　　2.PWM 任务逻辑的设计 　　PWM 任务逻辑结构如图所示,由时钟(CLK)、输出信号(PWM_OUTPUT)、使能寄存器、32位计数器以及32位的比较电路等组成。CLK作为32位计数器的时钟信号，32位比较电路比较 32位计数器当前值与占空比设定寄存器(Duty Valu