基于Matlab卷积码译码器设计与仿真.docVIP

基于Matlab卷积码译码器设计与仿真 　　摘 要： 主要解决对一个卷积码序列进行维特比（Viterbi）译码输出，并通过Matlab软件进行设计与仿真，并进行误码率分析。系统开发平台为Windows Vista Ultimate，程序设计与仿真均采用Matlab R2007a（7.4），最后仿真详单与理论分析一致。 　　关键词： 卷积码译码器；Matlab；Simulink；设计与仿真 　　中图分类号：TP314 文献标识码：A 文章编号：1671－7597（2011）0810049－01 　　 　　1 概述 　　设计主要解决对一个卷积码序列进行维特比（Viterbi）译码输出，并通过Matlab软件进行设计与仿真。卷积码的译码有两种方法――软判决和硬判决，此课程设计采用硬判决的维特比译码。 　　1.1 设计目的。卷积码是一种向前纠错控制编码。它将连续的信息比特序列映射为连续的编码器输出符号。这种映射是高度结构化的，使得卷积码的译码方法与分组码译码所采用的方法完全不同。可以验证的是在同样复杂度情况下，卷积码的编码增益要大于分组码的编码增益。对于某个特定的应用，采用分组编码还是采用卷积编码哪一种更好则取决于这一应用的具体情况和进行比较时可用的技术[1]。 　　本设计便是通过Matlab设计一个硬判决维特比译码输出的完整电路，并进行误码率分析。 　　1.2 设计的原理。卷积码，又称连环码，是由伊莱亚斯（P.elias）于1955年提出来的一种非分组码。 　　卷积编码的最佳译码准则为：在给定已知编码结构、信道特性和接收序列的情况下，译码器将把与已经发送的序列最相似的序列作为传送的码字序列的估值。对于二进制对称信道，最相似传送序列就是在汉明距离上与接收序列最近的序列。 　　2 维特比译码原理 　　采用概率译码的基本思想是：把已接收序列与所有可能的发送序列做比较，选择其中码距最小的一个序列作为发送序列。如果发送L组信息比特，那么对于（n，k）卷积码来说，可能发送的序列有2kL个，计算机或译码器需存储这些序列并进行比较，以找到码距最小的那个序列。当传信率和信息组数L较大时，使得译码器难以实现。维特比算法则对上述概率译码做了简化，以至成为了一种实用化的概率算法。它并不是在网格图上一次比较所有可能的2kL条路径（序列），而是接收一段，计算和比较一段，选择一段最大似然可能的码段，从而达到整个码序列是一个最大似然值得序列。 　　3 Matlab中卷积码译码器的设计与仿真 　　3.1 Matlab维特比译码器模块介绍 　　如果卷积编码器的输入长度为k，输出信号的长度为n，则维特比译码器的输入好输出信号长度分别是n和k的整数倍。 　　维特比译码器模块主要有以下几个参数： 　　1）Trellis structure（Trellis结构）。与维特比一冒起相对应的卷积编码器的Trellis结构。它既可以是Matlab工作区中的一个Trellis变量，也可以是通过poly2trellis（）函数产生的Trellis结构。2）Decision Type（判决类型）。维特比译码器德判决类型有3种：Unquantized（非量化）、Hard Decision（硬判决）和Soft Decision（软判决）。3）Number of soft decision bits（软判决的个数）。当Decision type设置为Soft Decision时，本参数有效，并且当它的取值为b时，维特比译码器的输出是介于0和2b-1之间的一个整数。4）Traceback depth（反馈深度）。反馈深度D影响着维特比译码的精度，同时也影响着解码的时延（即在输出第一个解码数据之前输出的0的个数）。5）Operation mode（操作模式）。维特比译码器有3种操作模式：Continuous、Terminated或Truncated。如果维特比译码器德输出信号是抽样信号，则应该把本参数设置为Continuous模式；当输入信号时帧数据时，操作模式可以是Continuous、Terminated或Truncated。对于Continuous模式，维特比译码器在每帧数据结束时保存译码器的内部状态，用于对下一帧实施解码。 　　本设计由3个子系统组成：信源模块对随机二进制信号进行卷积码和二进制相位调制，输出基带调制信号；信道模块是一个有噪声信道；信宿模块对调制信号进行软判决译码，得到原始信息序列，并且计算调制信号的误码率。 　　信源模块由贝努利二进制序列产生器、卷积码编码器以及二进制相位调制3个模块组成。 　　信宿模块在接收到二进制相位调制信号后，首先由BPSK Demodulator Baseband（二进制相位解调模块）对信号进行量化，得到硬判决