第三十六页译文.docVIP

第三十六页译文： 表19.地址映射定义 A2-0 寄存器 0 保持寄存器0。转移至32位目标寄存器的7-0位。 第0位是此32位寄存器的最低有效位。 1 保持寄存器1。转移至32位目标寄存器的15-8位。 2 保持寄存器2。转移至32位目标寄存器的23-16位。 3 保持寄存器3。转移至32位目标寄存器的31-24位。 第0位是此32位寄存器的最高有效位。 4 目标地址寄存器。第四个时钟之后紧跟着一个对寄存 器的写操作，保持寄存的内容被转移到目标寄存器。 所有被写入到此寄存器的8位被解码到目标寄存器地 址。目标寄存器映射配置将在字的控制部分中的表给出。 5 选择数据源以便读取。见微处理器读取部分 如果一个十六进制数(0018D038)H需要被加载到控制字0，则表20详细说明将采取的步骤。 表20.处理器写序列实例 步骤 A(2:0) C(7:0) 备注 1 000 0011 1000 在WR上升沿加载38到总寄存器(7:0)位。 2 001 1101 0000 在WR上升沿加载D0到总寄存器(15:8)位。 3 010 0001 1000 在WR上升沿加载18到总寄存器(23:16)位。 4 011 0000 0000 在WR上升沿加载00到总寄存器(31:24)位。 5 100 0000 0000 在配置控制寄存器0加载入0018D038 6 等4个时钟周期。 图42.32位字控制的控制寄存器装载 微处理器读取 微处理器读同时使用读取和写入程序，以便从PDC获取数据。写入操作必须在位置5处完成，以便选取读取的数据来源。读取源是由置于C(7:0)低三位的值确定的。特定的阅读代码的输出用置于A(2:0)的读取地址选中。RD下降沿时输出被送至C(7:0)。 如果读取地址等于111，读取码则被忽略，并且在输出那一部分表22中提到的状态位被送至C(7:0)。这是为了使用户可以迅速获取状态位。 见图43的时序图，假设输入电平探测器有一个十六进制值(321AF5)H，表21将详细说明采取的步骤。 图43.读控制寄存器使用等于5的锁码，读取地址和读取码 表21. 处理器读取序列 步骤 A(2:0) C(7:0) 步骤 1 101 100 读写码，从100至地址5，WR拉高以产生上升沿 2 000 1111 1000 (F4)H RD降低，读AGC的LSB位 3 001 0001 1010 (1A)H RD拉高再降低，读AGC的NLSB位 4 010 0011 0010 (32)H RD拉高再降低，读AGC的MSB位 第三十七页译文： 表22.地址映射定义 读取码C2-0 状态类型 读取地址A(2:0) 0 缓冲RAM I和Q 000- I LSB 001- I MSB 010- Q LSB 011- Q MSB 见输出部分 1 缓冲RAM 输出(|r| and??? 000- MAG LSB (7-0) 001- MAG MSB (15-8) 010- PHASE LSB (7-0) 011- PHASE MSB (15-8) 2 缓冲频率 000- FREQ LSB 001- FREQ MSB 3 未用 4 输入电平探测器 输入 AGC 000-输入AGC LSB (0-7) 001- 输入 AGC NLSB (8-15) 010- 输入 AGC MSB (16-23) 5 AGC数据和时序误差 AGC（必须写至位置10出以采样） 000-AGC LSB(被乘法器用到的第3线性控制字节的低8位) mmmmmmmm LSB 001-AGC LSB(4个移位控制位及前3个线性控制位)控制字节oeeeemmm MSB。它产生线性控制尾数的11比特位。 010-时序误差LSB，不稳定 011-时序误差MSB，不稳定 6 未用 7 未用 任意 状态 111-(6:0)状态位，当输出为先入先出缓冲RAM输出方式时，由（6:4）FIFO组成 (3)空标志，指明FIFO为空且读指针不能前进（高电平激活） (2)满标志，指明FIFO为满且新采样不能写入（高电平激活） (1)准备位,FIFO模式下输出缓冲已到达设置好的起始端或者一定数目的样本已经置于采样状态（低电平激活） (0)综合位，在输入电平探测器完成并准备开始读（高电平激活） 应用 合成滤波反映实例 如图44，在这个例子中，共收到大约25MHz的波段，它包含124 200kHz频分多路复用（PDC）全频道。PDC的设计目标是调整并筛选出一个单一的200kHz PDC信道，在基带处理器上基带采样以270.8 Kbps的比特率通过。 图44. 接收信号频谱 射频/中频注意事项 PDC的输入频率取决于A/D转换器的选择，射频/中频频率，带宽的影响和转换器的采样速率。如果A/D转