- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
基于多片ADV202并行处理机载宽幅图像压缩系统
基于多片ADV202并行处理机载宽幅图像压缩系统
摘 要:本文基于JPEG2000压缩标准,采用两片ADV202芯片并行处理的方式实现宽幅图像压缩,该系统可用于航空航天领域宽幅图像的实时传输。本文给出了系统的硬件电路和软件的设计,并介绍了以多片ADV202为核心基于FPGA和DSP实现的宽幅图像压缩系统初始化操作及多片ADV202并行实现的方法。
关键词:图像压缩并行处理JPEG2000ADV202FPGADSP
中图分类号:TN919.81 文献标识码:A 文章编号:1007-9416(2010)10-0036-02
引言
随着航空航天电子技术和机载、星载电子设备的发展,天地间待传输图像的分辨率越来越高,实时传输图像的容量越来越大,对图像压缩的要求越来越高。为满足图像在特殊领域编码的需求,JPEG2000作为一个新的标准处于不断的发展中,它不仅提供优于现行标准的失真率和个人图像压缩性能,而且还可以提供一些现行标准不能有效实现,甚至在很多情况下完全无法实现的功能和特性,这种新的标准更加注重图像的可伸缩性。该标准拥有如下一些最为重要的特征:卓越的低比特率性能;无损和有损压缩之间良好兼容;象素精度和分辨率的渐进式传输。
Analog Devices公司生产的ADV JP2001和ADV202能够实现JPEG2000标准的图像压缩,且实现效果较好。ADV202是ADVJP2001的升级产品,有很好的压缩性能和操作性。ADV202在要求高质量、实时HD压缩和解压缩的专业视频设备中得到了广泛应用。现在ADV202一般被用来实现视频图像的压缩,即M-JPEG2000。而将其用在机载遥感图象压缩上的应用相对较少。
ADV202芯片工作温度范围为-40℃~+85℃,采用小型12×12mm BGA封装,目前可提供批量产品,完全能够符合航空领域进行视频监控记录的要求[1]。
本文采用了以FPGA和DSP为基础的并行处理系统,对两片ADV202进行控制、数据搬移和图像压缩,以提高数据吞吐量。与使用一片ADV202进行压缩相比,显著提高了处理速度,提升了实时处理能力,有较好的应用前景。
1 JPEG2000的特点
JPEG2000是由联合图片专家组(Joint Photographic Experts Group)开发的关于图像压缩国际标准的最新版本,它把有损和无损编码统一在一个框架下,具有良好的容错性能和低比特率压缩性能。由于其采用小波变换和MQ熵编码器,可以获得目前最好的压缩性能。它可以不需要解压缩整个文件,仅抽取各种分辨率质量分量或者空间区域以满足用户的各种不同需求[2]。
2 ADV202芯片的结构特点
ADV202是ADI公司推出的一款单片实现JPEG2000编解码的ASIC。ADV202的结构如图1所示。
输入的视频或图像数据进入视频接口后经过解交错传输到小波变换引擎中。在小波引擎中,每帧图像或每个图块通过5/3或9/7滤波器分解成许多子带,生成的小波系数写入内部寄存器中。熵编码器将图像数据编码成为符合JPEG2000标准的数据。内部DMA引擎提供存储器之间的高带宽传输以及各模块和存储器之间的高性能传输。内部FIFO提供像素数据、编码数据、特征数据和辅助数据的存储空间,既可由外部主机通过标准地址读写周期直接访问,也可以采用DREQ/DACK协议通过DMA方式访问或专用硬件握手机制访问。主机接口提供16/32位的数据传输总线用于对内部寄存器的配置、控制和状态传递以及压缩数据流的传输[3]。
3 图像压缩的硬件实现
3.1 硬件设计
由于本文所要处理的是实时信号,而实时信号处理系统是对运算速度要求高,运算种类多的综合信息处理系统。因此本文选用了FPGA+DSP的处理机制,此种结构的最大特点为架构灵活、有较强的通用性、适于模块化设计,从而能够提高算法效率。同时由于其开发周期短,系统易于维护和扩展,适合于实时信号处理。本文用FPGA来协调各个功能单元,如处理外围接口的时序,构建内部缓存;由DSP来进行数据分配,如与编解码芯片ADV202进行交互,进行图像数据的压缩。FPGA和DSP是协同工作的整体,系统整体架构如图2所示。
选择ADV202芯片作为编码芯片(即编码工作的核心),它需要一款16/32位微控器与之配合做到无缝连接。系统中采用的FPGA+DSP结构使得ADV202可以和DSP进行很好的交互。本文选择的DSP芯片型号为TMS320VC5502,FPGA选择为Xilinx公司的Spartan III[4]。
ADV202有VDATA和HDATA两个接口,视频接口(VDATA总线)主要用于未压缩像素和压
原创力文档


文档评论(0)