sdh同步以太网设备时钟的高效率实现方法.pdfVIP

SDH、同步以太网设备时钟的高效率实现方法 概要：本文介绍几种类型的 SDH、同步以太网等同步设备时钟的器件设计方案，比较它们 在易用性、综合成本等方面的差异。指出采用模块化的设计理念是高效率地完成包括设计和 生产两个方面内容的产品实现之最佳途径。这是专业化分工的必然趋势，同时也符合通信设 备制造商希望提高产品质量、降低产品成本、加快上市时间的要求。 关键词：时钟 模块化 以太网 时钟系统是 SDH、同步以太网等同步设备系统的重要组成部分。其功能皆如图 1 所示的国 际标准中规范的框图，性能则分别是 SDH 设备时钟（SEC）的性能由 ITU-T G.813 建议规 范，同步以太网设备时钟（EEC）的性能由 ITU-T G.8262 建议规范。这个重要部分的核心 —— 同步设备定时发生器 SETG，涉及模拟与数字电路设计、高稳晶体振荡器、锁相环、ITU-T 和国家相关的通信建议等多项技术内容。如果考虑不周，会给设计实现与生产管理带来相当 多的麻烦。因此，它成为通信设备系统总体设计阶段就要着重考虑的问题，更是系统实施阶 段的技术难点。怎样能够在保证时钟设计质量的前提下，减小设计难度，提高研发效率，降 低产品综合成本，加快产品的上市时间，一直是设备制造商的项目主管、系统设计师最为关 心的问题。 图 1 ITU-T 建议 G.783 规范的 SDH 设备时钟功能框图 设计的目的最终是为了产品的实现，但产品实现却包含设计和生产两方面的内容。从总体设 计师的角度, 自然希望能够有一个性能满足ITU-T G.813/G.8262 技术规范要求,功能符合图 1 所示框图的、具有高可靠性的时钟系统,以便能够为同步设备的稳定工作提供高质量的系 统主时钟,同时兼顾到设备整体的实现代价等等。这无疑对不论是系统工程师还是时钟技术 人员都提出了非常高的要求：既要考虑主时钟的性能功能实现及工作可靠性,以及如何保证 主时钟在系统设备中的分配质量,还要考虑时钟系统乃至最终设备的生产实现之总体效率。 本文仅就同步设备时钟系统的核心部件—— 同步设备定时发生器SETG 的几种类型的实现 方案作较为详细的分析讨论，希望提供给工程师一点思路参考，在进行相关设计时，能够综 合平衡时钟性能、设计效率、产品成本等方面，使设计得到高效率的实施，为进一步实现完 整的时钟系统打下坚实可靠的基础。 从目前的情况看，同步设备定时发生器 SETG 主要有三种类型的解决方案： 1. 自备设计方案 简化来看，SETG 首先是一个具有频率与相位保持功能的锁相环。所谓保持功能就是当锁相 环的输入参考源中断时，锁相环的输出频率与相位都维持在参考源中断前的瞬时位置，而一 般锁相环是不具备这个能力的。实现保持功能也是 SETG 设计的关键。因此围绕保持功能 的实现方法，可以产生各种不同的设计方案。比如，在模拟锁相环的基础上利用ADC 采集 和 DAC 还原压控电压以实现保持功能；采用数字鉴相器的数字相位差输出连接 DAC 产生 压控电压来实现保持功能等等。 筹备成立专门的时钟开发部门，采用 FPGA/EPLD、DSP/CPU、DAC/ADC 等元器件，再 选择合适的压控晶体振荡器来开发设计相应的方案。这是在 SDH 技术发展的早期，由于也 没有其它的方案可供选择，设备制造商不得不经历的情形。这要求首先有足够的时间，同时 也有相当技术能力的研发人员。由于 SDH 设备时钟技术涉及锁相环、晶体振荡器、通信系 统以及计算机等多个技术领域。不用说，这对于硬件开发和软件开发的要求都非常高，开发 人员要有精深的软硬件技术功底，同时还需要配备专门的时钟测试仪器仪表，熟悉相关的测 试测量技术，再经过长时间反复的探索与经验积累，最终才完成性能指标符合技术规范要求、 可靠实用的同步设备时钟设计。这里，由于选择保持功能不同的实现方式就可能导致 SETG 电路设计方案在元器件种类、数量以及成本上很大的差异。 以这样规模人力物力以及时间投入的结果，可以对同步设备时钟的技术细节有深入的了解， 也能够根据不同产品项目的需要对设计方案做针对性的改变，以增加开发工作量为代价来换 取功能及成本的一定优化。比如根据项目的不同，改用新品种的压控晶体振荡器来适应特殊 要求，但这需要重新测试与验证。除此之外，对设备制造商来说再难有其他的益处。从生产 测试的角度看，由于其涉及专业面宽，技术性强，设备制造商需要承担相应的技术风险；从 成本方面看，除了正常的原材料采购、生产测试以及材料损耗等生产管理成本，平时维持这 些高级技术人员的费用也是一笔不小的开支。 对于较早掌握 SDH 设备时钟技术的设备制