中规模组合逻辑器件1(数字电子技术).pptVIP

数据分配器：根据地址码的要求，将一路数据分配到 多个输出端中的选定通道上去的电路。 Demultiplexer，简称 DMUX Y0 D Y1 Y2 Y3 4 路数据分配器工作示意图 A1 A0 一路输入 多路输出 地址码输入 1 0 Y1 = D D 它的功能和数据选择器相反。 3．数据分配器 “1线-4线”数据分配器 1线-4线数据分配器功能表 1 0 1 0 0 1 X 设X（或D）为输入的数据，输入选择控制信号(地址码)为A1 A0，4个输出端为Y3～Y0。当 A1A0 = 00 时选中输出端Y0，即Y0=X; … 同理, 用带使能端的3线-8线译码器74LS138改作1线-8线数据分配器, 可得数据的原码或反码输出两种选择。 可见, 根据地址码A1、A0的不同组合, 输入X被分配到了相应的输出端。如果X恒为1，则数据分配器电路即为译码器。数据分配器就是带使能端的二进制译码器。 因此，译码器可以改作数据分配器。只要将译码输入A1、A0改作地址输入, 将使能端EN改作数据输入X即可。 将分配通道选择地址码A2A1A0加到译码器输入端A2A1A0，而数据X加到使能控制端S1（S2、S3接地）。则可根据A2～A0取值，在相应的输出端Yi得到数据的反码 X。 当数据加到S2、S3中的一个，且S1=1时，则在相应的输出端Yi得到数据的原码 X 输出。 S 1 S 2 S 3 A 2 A 1 A 0 Y 0 Y 1 Y 2 Y 3 Y 4 Y 5 Y 6 Y 7 1 X 0 0 0 0 X 1 1 1 1 1 1 1 1 X 0 0 0 1 1 X 1 1 1 1 1 1 1 X 0 0 1 0 1 1 X 1 1 1 1 1 1 X 0 0 1 1 1 1 1 X 1 1 1 1 1 X 0 1 0 0 1 1 1 1 X 1 1 1 1 X 0 1 0 1 1 1 1 1 1 X 1 1 1 X 0 1 1 0 1 1 1 1 1 1 X 1 1 X 0 1 1 1 1 1 1 1 1 1 1 X 1 X 0 在多路信号的传输中，有时将数据选择器和数据分配器结合应用，以达到减少传输线数量的目的。 在一些数字系统，特别是计算机中经常需要比较两个数值的大小或者是否相等。完成这一功能所设计的逻辑电路称为数值比较器。 两个一位数A和B相比较时有三种情况： （1）A＞B：只有A=1、B=0时，Y=AB，可用与门来实现。 （2）A＜B：只有A=0、B=1时，Y= AB，也可用与门实现。 （3）A=B：只有A=B=0或A=B=1时，Y=A⊙B，所以可用同或门或者异或非门来实现。 五、数值比较器 1 0 0 1 1 0 0 1 0 1 0 1 0 1 0 1 0 0 0 0 YA=B YAB YAB B A 输　 出 输 入 条件成立，Y = 1；条件不成立，Y = 0。 如果要比较两个 多位二进制数A和B, 则必须自高而低逐位 比较。当高位不相等 时，无需比较低位， 两个数的比较结果就 是高位比较的结果。 当高位相等时，两数的比较结果由次低位比较的结果决定，依次类推。 A B A AB AB B Y(AB) Y(A=B) Y(AB) 由逻辑表达式画出逻辑图： YA＞B= AB YA＜B= AB YA=B=AB+AB = A⊙B = A⊕B = AB + AB 对两个4位二进制数A=A3A2A1A0，B=B3B2B1B0进行比较, 其结果有三种可能：即A＞B, A＜B, A=B, 分别用PAB、PAB、PA=B表示。比较时先对高位进行比较： 逻辑符号： A3A2A1A0与B3B2B1B0是两个四位比较数输入； PA﹥B、PA=B、PA﹤B是比较器输出； A﹥B、A=B、A﹤B是低位比较器比较的结果，称为级联输入。 当A3