计算机组成原(总线实验).pptVIP

计算机组成原理实验 西工大软件学院 李易 实验前知识 总线的基本概念 总线是计算机系统的重要组成部分，它将各个部件连接在一起组成计算机系统，并为部件之间信息传送提供公共的信息通路。 总线的组成 总线是由传输线（地址总线、数据总线、控制总线）、总线接口和总线仲裁部件三部分构成。 常用的总线 常用的总线有ISA，EISA ， MCA ， SCSI ，VL-BUS ，PCI等 。 实验前知识 总线的两个特点： 分时与共享 分时 是指同一总线在同一时刻，只能有一个部件占领总线发送信息，其他部件要发送信息得在该部件发送完并释放总线后才能申请使用，但同一时刻可以有多个部件接收信息。 共享 是指在总线上可以挂接多个部件，它们都可以使用这一信息通路来和其他部件传输信息。 实验前知识 总线仲裁 为了有效地进行部件间的通信，必须要有一个总线控制机构对总线进行合理的分配和管理，否则会造成争用局面，从而毁坏系统。当部件要使用总线，就得先向总线仲裁机构发出请求，而在同一时刻，也可能有多个部件发出请求，总线仲裁机构就会根据一定的原则和优先顺序来决定哪个部件可以使用总线。 总线仲裁方式有：集中式和异步式。 实验二 系统总线 实验目的 　1. 理解总线的概念及其特征 2. 掌握总线传输控制特性 实验内容 根据挂在总线上的几个基本部件，设计一个简单的流程： （１）输入设备将一个数打入Ｒ０寄存器。 （２）输入设备将另一个数打入地址寄存器。 （３）将Ｒ０寄存器中的数写入到当前地址的存储器中。 （４）将当前地址的存储器中的数用ＬＥＤ数码管显示。 实验二 系统总线 实验原理图 实验二 系统总线 存储器、输入设备、输出设备、寄存器。这些设备都需要有三态输出控制。 注意传输线的方向性，单向还是双向，单向线箭头的指向。 实验二 系统总线 U51 74LS245 三态门 SW-B 门控信号，低有效 U37 74LS273 地址寄存器 LDAR 地址寄存器门控信号，高有效 T3 正向脉冲时，可锁存地址 U52 6264 主存储器单元 WE 读写信号 CE 存储器片选信号，低有效 寄存器单元 R0-B R0寄存器片选信号 LDR0 保存总线上的数据 数码管显示单元LED LED-B 数码管选择信号 W/R 总线上的数据显示在数码管上 实验二 系统总线 本次实验所需用线 3根8芯接线，4根单芯线。 实验二 系统总线 实验接线 1、REGBUS连EXJ2； 2、EXJ1连BUS1,MBUS连BUS2； 3、跳线器SWB、LDAR、CE、We拨在左边（手动位置）； 4、用单芯线连接J13（中间端LDR0）到UJ2最右端，J14（中间端R0B）到UJ2右端第二针，J18（中间端OUTWR）连UJ2右端第三针，J24（中间端LEDB）连UJ2右端第四针，即UA0控制LDR0、UA1控制R0B、UA2控制OUTWR、UA3控制LEDB。 5、J1-J12保留，跳左，拔掉其它全部的跳线器。 实验二 系统总线 实验步骤 （1）送数据63到寄存器R0； （2）数据20送地址寄存器； （3）然后将R0寄存器中的数送入存储器； （4）将存储器的内容输出到LED上显示， 实验二 系统总线 实验二 系统总线 实验注意事项 1. 实验初始状态： 　初始状态设为：关闭所有三态门（SWB=1，CE=1，R0B=1，LEDB=1），其它控制信号为LDAR=0，LDR0=0，WE=0，OUTWR=1。 2. 为正脉冲，用拨动开关设置：初始为“0”然后置“1”再置“0” 。 3. 注意各部件单元的控制信号同微地址输入开关之间的对应关系。 4. 总清开关（LCLR）应为“1”，不能为“0”，为“0”时，地址总线上的数据永远为00H。 5. J1-J12保留，跳左，其它的跳线器全部拔掉。 实验二 系统总线 实验思考题 　将实验一中某一存储单元中的数据显示在数码管上。 * 总线 数据输 入开关 地址寄存器AR 存储器RAM 数码管显示 R0寄存器 SW-B LDAR CE WE LED-B W/R R0-B LDR0 保存总线数据 总线上的数据显示在数码管上 存储器的读写信号 数据开关置数 开输入三态门 存入寄存器R0 KD7-KD0SWB=0 LDR0= 数据开关置数 开输