6.2-8255的工作原理.pptVIP

引言 并行接口的基本概念 并行通信和串行通信 并行接口概述 1.并行通信和串行通信 通信：指计算机与外设、计算机与计算机间的信息交换。 通信的基本方法：并行通信和串行通信 并行通信 串行通信 2.并行接口概述 (六） 8255A的引脚信号 8255A方式1工作过程（输入） 8255A方式1输入工作过程 小结： 需要事先设置开放内部中断； 外设产生数据，发选通信号，将数据送入8255A； 一方面将输入缓冲区满信号激活，通知外设不再送入数据；一方面与内部INTE信号联合作用产生INTR信号，通知CPU外设送来数据等待处理； CPU响应后，发出读信号，取走数据。 方式1工作过程（输出） 方式1工作过程（输出） 方式1工作过程（输出） 方式1工作过程（输出） 方式1输出工作过程 小结： 需要事先设置开放内部中断； CPU产生数据送入8255A； 将输出缓冲区满信号激活，通知外设有数据到来； 外设取走数据后，发响应信号给8255A，同时与内部INTE联合作用激活INTR，向CPU发出中断请求号，让CPU再次送数据。 2) 方式1输出 这时PC3、PC6和PC7作A口的应答信号，PC0、PC1和PC2作B口的应答信号。余下的PC4和PC5可作输入或输出线。 PA7~PA0 8 PC6 ACKA PC7 OBFA PC3 INTRA PC4PC5 I/O线 INTEA o WR 方式1输出 (A口) PB7~PB0 8 PC2 ACKB PC1 OBFB PC0 INTRB INTEB o WR 方式1输出 (B口) ACK－外设的回答信号，低电平有效，由外设送给8255A。表示CPU送到指定端口的数据已被外设接受。 各应答信号的意义： OBF－输出缓冲器满信号，输出，低电平有效。表示CPU已输出数据到指定端口。 INTR－中断请求信号，高电平有效。 INTE－中断允许信号。 PA7~PA0 8 PC6 ACKA PC7 OBFA PC3 INTRA PC4PC5 I/O线 INTEA o WR 方式1输出 (A口) 1 1 1 1 向C口写PC6位置1，开放中断 1 0 1 1 1 1 1 向CPU发中断请求 CPU处理中断请求给8255A发写信号 1 1 1 1 1 CPU将数据送到数据总线进入数据缓冲器 数据进入8255的A口 通知外部设备取走数据 0 外部设备取走数据 0 0 撤消中断请求信号 1 1 0 0 0 0 外设取走数据发回应答信号 1 电平变高代表数据已取走缓冲区为空 1 1 再次进行中断请求 * 第6章 基本I/O接口技术 将数据的各位同时在多根并行传输线上进行传输 并行通信的优点是传输速度快 并行通信适用于数据传输率较高、传输距离较短的场合。 将数据的各位按时间顺序依次在一根传输线上传输 串行通信的特点是传输速度慢，远程、费用比较低 串行通信适用于长距离、中低速的通信。 ◆并行接口连接CPU与并行外设，实现两者间的并行通信 ◆并行接口的典型硬件结构包括： １、一个或一个以上具有锁存或缓冲的数据端口 ２、与CPU进行数据交换所必须的控制和状态信号 3、与外设进行数据交换所必须的控制和状态信号 4、端口译码电路 5、控制电路 6.3 可编程并行接口芯片8255A 8.2.1 8255A的引脚与结构 1．8255A的引脚 8255A是可编程的并行输入输出接口芯片，它具有三个8位并行端口(A口、B口和C口)，具有40个引脚，双列直插式封装，由+5?V供电，其引脚与功能示意图如图8.14所示。 A组控制 B组控制 缓冲器 数据总线 DB o o o RD WR A0 A1 RESET CS 读/写 控制逻辑 A口 上C口 下C口 B口 PA7~PA0 PC7~PC4 PC3~PC0 PB7~PB0 内部总线 外设接口 CPU接口 内部逻辑 第一节 8255A的工作原理 一、8255A的结构和功能 端口A和端口B可用作8位 数据I/O口，端口C既可作为8位I/O口，又可作为两个4位I/O口，还常用来配合A口和B口工作，作为控制信号输出、或作为状态信号输入。 (一) 数据端口 8255A内部包含3个8位I/O端口A口、B口和C口，通过外部24根I/O线与外设交换数据或进行通信联络。其中C口可分为两个4位口使用。 A口 上C口 下C口 B口 PA7~PA0 PC7~PC4 PC3~PC0 PB7~PB0 内部总线 (二) 控制逻辑 这是两组根据CPU的编程命令控制8255A工作的电路，控制寄存器用来接收CPU送来的命令字，以决定A组、B组的工作方式，或对C口的每一个位执行位操作。 A组控制 B组控制 内部总线 (三)