2.1中央处理单元2.2系统配置寄存器2.3总线结构2.4引脚和.pptVIP

TMS320C2000概述 2.1 中央处理单元 2.2 系统配置寄存器 2.3 总线结构 2.4 引脚和信号说明 TMS320C2000概述 TMS320C2000是TI公司继第二代定点DSP处理器TMS320C2X和第三代定点DSP处理器TMS320C5X之后出现的一种低价格、高性能的定点DSP芯片。 主要包括: TMS320C20、TMS320C24X、 TMS320C28X三个子系列 该产品的主要特点是： 单周期指令执行时间为50、35或25ns；即运算能力为20、28.5或40MIPS。 源代码与TMS320C1X/C2X全部产品兼容; 产品与TMS320C5X产品向上兼容; 内部配置数量不同的RAM和ROM存储器，有的芯片还配有闪烁存储器Flash。 利用闪烁存储器存储程序，不仅能降低成本，减小体积，而且系统升级也比较方便。 DSP芯片资源配置比较灵活。 目前该系列已有10多种不同配置的芯片。 表1-1 TMS320C2000内部资源配置 TMS320C2000采用5V或3.3V供电， 静态CMOS技术使功耗最小。 TMS320C24x系列 TMS320C24x系列的特点： 包含TMS320C25 DSP核 片上存储器扩展了EEROM、PROM、GLOBAL 事件管理模块 12路PWM 3路加/减计数器 多种比较单元等 扩展外设 ADC/DAC 6 EXT-INTERRUPTs、28 GLOBAL I/Os 多种通信口 所有的C2000的器件都采用同样的中央处理单元CPU、总线结构和指令集。 每个器件均有不同的片内存储器配置和片内外设。 C2000是16位定点DSP，它采用改进的哈佛结构，其程序存储器和数据存储器有各自的总线结构，从而使其处理能力得到最大程度的优化。 C2000有三个主要组成部分： 中央处理单元（CPU） 存储器 片内外设 C2000的CPU： （1）32位中央算术逻辑单元（CALU） （2）32位的累加器（ACC） （3）用于CALU的输入与输出数据比例移位器 （4）16bit×16bit乘法器（MUL） （5）乘积比例移位器 （6）数据地址产生逻辑 （7）程序地址产生逻辑 功能：将来自存储器的16位数据左移0~16位变成32位送往CALU。 移位方法：均进行左移 左移后，没有使用的低位LSB填0 没有使用的高位MSB填0或用符号扩展。（取决于状态寄存器ST1的符号扩展模式位 SXM） SXM=0 填0 SXM=1 符号扩展 例：输入移位器接收数值AF11 若SXM=0， 左移8位后输出：00AF1100 若SXM=1， 左移8位后输出：FFAF1100 功能：利用16bit×16bit硬件乘法器，在一个机器周期内完成有符号或无符号乘法，乘积为32bit 。 乘法器：将来自16位数据存储器（或程序存储器）的值与TREG寄存器的值相乘，结果送到乘积寄存器PREG（32位）中。 乘积比例移位器：将PREG寄存器的乘积移位后，将全部32位送到CALU，或将结果的16位存到数据存储器。 注意：移位后PREG的值不变，移位后的值直接送往CALU。 移位模式：取决于状态寄存器ST1中的乘积移位模式PM位 （D1D0位） 包含三个部分： 1. 中央算术逻辑单元(CALU) 2. 累加器 3. 输出移位器 功能：实现各种算术逻辑运算。 包括16位加、减、布尔逻辑操作、位测试、移动和循环。上述大部分运算只需一个时钟周期。 功能：存放CALU的操作结果，并可对其进行位移动或循环。其输出送往CALU或输出移位器 与累加器相关联的状态位有进位位、溢出模式位、测试控制标志位。 功能：将累加器的32位值进行左移0~7位，然后将移位器中的高位字（用SACH指令）或低位字（用SACL指令）保存到数据存储器，而累加器的内容保持为移位前的值不变。 3 C F 0 F A 0 3 累加器： 0011 1100 1111 0000 1111 1010 0000 0101 左移6位：0011 1100 0011 1110 1000 0001 0100 0000