集成电路设计和EDA应用实验三.docxVIP

集成电路设计与EDA应用 实验三 实验目的 熟悉集成电路设计软件cadence 熟悉运用cadence对版图绘制 实验原理 Cadence软件是集成电路设计中非常常用的一款软件。从电路绘制，电路仿真，版图绘制到完整的芯片设计，此款软件都可以实现。 在本实验中，我们将以传输管构成的反相器为例，熟悉cadence设计的框架，并熟悉如何完成一个完成的芯片设计过程。 实验示例 建立版图。 在实验一中，已经建立反相器的电路schematic和符号symbol。现在要建立版图layout。现在用同样的方法，在mylib下，使用Library Manager，建立layout。Cell Name还是为反相器“INV”。此时，Tools要选择“Virtuoso”。 建立之后，出现layout的空白窗口，同时出现显示层名字的LSW（layer selection window）。正确打开的话可以通过CIW查看信息。 LSW的使用 LSW窗口是所有层的集合。它会显示你所选择的层。比如比选择了画栅极所用的Poly，那么“Poly（drw）”就会框起来。 画版图时，需要严格遵守Design Rules的规定。比如层与层之间的最小间距等等。DRC可以帮助你检查是否符合design rules的规定。 绘制版图Virtuoso layout “1830an18ba”中已经提供NMOS和PMOS的版图，可以直接添加。点击版图窗口左边的插入图标（instance），或者直接按快捷键“I”插入。 在出现的create instance窗口中，通过browse插入NMOS器件，view为layout。 成功插入NMOS的版图之后，就看到了版图。若看到的是版图名字，则为上一个等级（hierarchy）。若想看到下一个等级的，需要按“shift+F”。如果回到上一个等级的，需要按“ctrl+F”。 点击NMOS的版图，然后点击左边的properties图标，或者按“Q”快捷键，编辑版图的性能。。根据实验一中的电路图，length=0.5u，finger width=2.24u。将body的位置由左边选择为下边“bottom Tap”。 正确操作之后就可以看到左边的图像 同样的方法，添加PMOS，根据实验三中的电路图，length=0.5u，finger width=4.05u将body的位置由左边选择为上边“top Tap”。 移动PMOS和NMOS，摆放在合适的位置。上下栅极对齐，方便连接。 连接栅极。反相器中，PMOS和NMOS的栅极连接相同的输入A。因此可以画出一块代表栅极的“PLLY”将栅极连接。点击LSW中的“POLY（dg）”选中栅极所代表的层，然后点击layout窗口左边的rectangle的图标，或者点击create?Rectangle，或者快捷键“R”,将PMOS的栅极和NMOS的栅极相连。 连接漏极。PMOS和NMOS的漏极相连作为输出Z。因此可以画一块金属将漏极相连。点击LSW中的“MET1（dg）”选中金属1所需要的层，然后点击 “Rectangle”,将PMOS的漏极和NMOS的漏极用metal1相连。 连接基极。PMOS的基极和源极相连，最终连接VP。NMOS的基极和源极相连，最终连接VN。同样的方式，用mental1将源极S和基极B相连。 注意：移动（move）：点中所要移动的版图，然后点击版图窗口左边的move，也可以按“M”快捷键移动。就可以移动。为了安全，移动只能上下移动，或者左右移动，但是不能任一角度移动。 放大缩小（zoom in/zoomo out）：版图窗口左边的“放大”，“缩小”可以改变整个版图的区域。或按“ctrl+Z”放大，“shift+Z”缩小。若只想放大某一个区域的大小，可以右键鼠标，无需松开，直接选中想改变的区域，即可放大。 伸缩（strench）：如果画好的层大小不是自己需要的，可以通过strench修改每一条边达到需要的大小。 添加contact。Poly连接好之后需要加入contact作为输入A的连接点。点击插入从“1830an18ba”中找到“M1_POLYc”,就是metal1和poly之间的contact。有metal1，poly和contact三者构成。然后插入版图中合适的位置。M1_POLYc应该紧贴着栅极poly 添加VIA。输出端Z是用metal1连接而成。为了使得Z方便连接，需要加入一个VIA 与metal2连接。点击插入从“1830an18ba”中找到“M2_M1c”,就是metal1和metal2之间的VIA。有metal1，metal2和VIA1三者构成。然后插入版图中合适的位置。M2_M1c应该放在连接漏极的metal1上。 添加Pins。电路图中的4个pin需要在版图中也添加在