第十一讲有限状态机设计.PDF

第十一讲有限状态机设计 Finite State Machine Design 佟冬 tongdong@ /courses/digital/2018spring 时序逻辑电路回顾  实现电路状态的基本模块 – 锁存器和触发器 – R-S锁存器, R-S主从触发器, D 主从触发器, D边沿触发器  电路定时方法Timing methodologies – 使用时钟 – 级联触发器正确工作的条件 – 关注时钟扭斜  异步输入及其危害性 – 同步器  基本的寄存器 – 移位寄存器shift registers – 计数器counters  硬件描述语言和时序逻辑电路 2 有限状态机Finite state machines 描述时序电路的模型 – 时序单元的抽象 – 有限状态机和状态图 – 输入和输出 – 米利机、摩尔机和同步米利机 有限状态机的设计流程 – 给出状态图 – 给出状态转换表 – 确定次态和输出函数