安全密钥soc芯片usb控制器设计-软件工程专业论文.docxVIP

安全密钥soc芯片usb控制器设计-软件工程专业论文.docx

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
安全密钥soc芯片usb控制器设计-软件工程专业论文

万方数据 万方数据 摘要 USB 技术现已被广泛应用。本文综合了对 SOC 设计的理解和对 USB 接口通 信协议的分析,给出 USB1.1 控制器的设计方案,具有较高的实用价值。该芯片已 经应用于加密 U-Key 并向各公司提供使用。 本文从 SOC 安全芯片的意义出发,以设计 USB1.1 设备控制器为目标,分别 对设计中出现的问题给出解决方案。通过对采样得到的信号同步化,并根据相位 检测及沿检测两个信号得到接收数据时所用时钟,实现接收时钟的萃取。参考 USB2.0 给出的 UTMI 信号流程,用状态机实现对包及标识符的解码、标志信号生 成和发送,并检测总线上信号,实现对当前端点是否空闲或 Halt 等的判定,以确 认 USB 系统是否进入低功耗模式。在整个设计对 RAM 的连接关系上,主要是考 虑 USB 重发机制的影响,需使当前地址暂存一个周期,在对数据进行确认之后才 更新当前地址,确保数据接收及发送地址无误。并通过搭建验证平台对 USB 进行 系统仿真,来保证设计的正确性,结合 CV 测试来确认设计的完备性。 验证结果表明,本文给出的 USB1.1 设备控制器设计能够正常解析 USB1.1 所 支持的 USB 包,通过 0 端完成设备的枚举及各端点的地址分配,并能正常进行 Bulk、Control、Interrupt 传输。此外,除去文中 MLBI 模块,剩余模块所完成的功 能及预留出的接口可以正常的完成其作为 USB1.1 设备控制器 IP 的应用,能够集 成到 SOC 系统当中。 关键字:USB1.1 验证 CV 测试 IP 万方数据 万方数据 Abstract In recent years, USB technology has been widely used. This thesis brings up a design plan of USB1.1 controller, which combines the understanding of SOC design and the analysis of USB protocol, also has high practical value. This chip has been used to encrypted U-Key which is already provided to customers. This thesis is based on the meaning of security SOC chip and aimed at the design of USB1.1 device controller and respectively gives the solution of design problems. In order to meet the needs of receiving data, it takes synchronization of the sampled signals and get the clock which would be used in receiving proceed by phase and edge detect signals. This design used FSM to implement packets decoding and flag signals generating and transmitting. It is determined by the detecting of bus signals whether the endpoint is currently idle or halt and whether the USB system should enters low power mode. All the signal detecting refer to the USB2.0 UTMI signal proceed. On the connection between controller and RAM, USB retransmission mechanism is primarily considered. To make sure the data received and sent is correct, it is required to make current address temporary in a period. After confirming the data, the current address updating. Then, taking system simulation via verification platfo

您可能关注的文档

文档评论(0)

peili2018 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档