数字电路逻辑设计教学作者张健主编吴凡李小立副主编第六章时序逻辑电路.pptxVIP

第六章 时序逻辑电路 ;6.2 时序逻辑电路分析;例1：试分析下图所示的时序逻辑电路。X为输入变量，Z为输出变量。 ;触发器激励函数（方程）为 ;（4）状态转换表由状态方程计算而得，见表6.1所示。;（6）由状态转换图可知，例6.1电路是一个用来检测输入序列X中是否含有4个及4个以上连1，每当检测到输入X序列为4个和4个以上的1时，电路的输出Z为1，否则Z为0。 ;二、脉冲型异步时序逻辑电路分析;（2）电路的状态方程为;（4）根据工作时序波形图画出该电路的状态转换图，见图6.4（C）所示。;三 . 电位（平）型异步时序电路分析;根据图6.5（b）可写出状态方程（也是输出方程） ;;6.3 同步时序电路逻辑设计;例6.4 按以下两种情况分别确定“101”码序列检测器的原始状态图。 （1）“101”码序列中的码允许重复使用。如： 输入X 0011010110110 输出Z 0000010100100 （2）“101”码序列中的码不允许重复使用。如： 输入X 0011010110110 输出Z 0000010000100 解：由题意（1），此码序列检测器状态应该随输入X的数码到来而变化，我们定义不同的状态来区分输入序列X的不同情况。欲检测3位长的码组，则检测器应记住前两位码输入情况，可定义以下状态： SO ：前两位送来的码为00； S1 ：前