面向众核处理器独立调试系统设计方法.docVIP

面向众核处理器独立调试系统设计方法 　　摘 要：基于片上网络（NetworkonChip，NoC）技术的众核处理器正成为当前高性能处理器的设计焦点.传统的调试系统结构不能很好地应用于众核处理器体系结构，众核处理器中踪迹数据传输、调试事件传播、时间戳同步等方面均面临重大挑战.为解决上述问题，提出一种具有高带宽、低资源消耗的独立调试系统设计方法.该方法通过减少长互连线，提高了调试通道工作频率，以较少的互连线即可实现高带宽传输通道；同时调试组件采用分布式的对称结构，具有良好的可扩展性.在踪迹数据传输结构中，提出了一种带宽平衡的非侵入式踪迹数据导出方法，该方法通过软硬协同方式来配置踪迹通道仲裁的权重值，降低硬件复杂度.在调试事件的传播上，构建了与片上网络拓扑一致的事件传播网络，该网络在易于物理实现的同时具有事件传播延迟低的特点.在时间戳的同步方法上，提出了一种通过软硬件协同的时间同步方式，以很小的硬件代价实现了较精确的时间戳同步. 　　关键词：硅调试；片上网络；踪迹数据；调试事件矩阵；时间戳 　　中图分类号：TP338.6 文献标识码：A 　　多核微处理器正成为目前高性能处理器设计的研究热点.将传统处理器的调试结构移植到多核处理器中时，在硬件资源消耗、互连结构、踪迹（Trace）数据传播、调试事件（Debug Event）传播、时间戳（TimeStamp）同步等多方面均遇到了问题.工业界与学术界对多核处理器的调试结构进行了大量研究，并获得了一定的成果.随着高性能处理器逐渐由多核结构向众核结构发展，硅片面积不断增大，现有的多核调试结构出现了一定的局限性，无法满足众核处理器的调测试需求. 　　为了降低处理器设计的复杂度，众核处理器往往采用同构结构，同构结构具有结构规整、扩展性好、便于集成等特点，成为了目前通用高性能众核处理器的主流方向.在同构众核微处理器的体系结构设计中，常常使用片上网络技术来连接多个处理器核、存储部件以及IO设备.这使得复用片上网络来设计调试系统成为一种很自然的选择，并具有如下优点： 　　1）复用片上网络通路传递调试命令（Debug）和踪迹（Trace）数据，方便实现对所有片上部件的调试与跟踪. 　　2）易于实现对核间通信事务的监视和检查，便于对事务进行跟踪与调试. 　　3）减少了全局互连线路，便于物理设计. 　　然而，上述复用片上网络的方法均存在一个严重的缺陷，即无法实现非侵入式的调试，即调试和跟踪操作会影响功能逻辑的执行路径，导致非调试模式下出现的错误在调试模式时可能无法重现.为解决此问题，本文针对众核芯片结构特点，提出一种基于NoC技术的独立调试系统结构，该结构对执行踪迹与调试命令、调试事件传播、时间戳同步等结构分别进行了详细研究，其主要创新在于： 　　1）提出了一种带宽平衡的踪迹数据高带宽传输结构，且该结构具有可扩展、占用资源少、易于物理实现的特点. 　　2）提出了一种低延迟、易扩展的调试事件广播网络设计方法. 　　3）提出了一种采用软硬协同方式工作的高精度、低资源消耗的TimeStamp同步设计方法. 　　本文后续章节组织如下：第1节介绍多核调试系统的研究现状与面临的问题；在第2节中，详细描述了本文提出的众核调试系统实现方法；第3节通过实验对本文所提方法进行了验证，并给出了结果分析和比较；最后对全文进行了总结. 　　1 相关研究 　　随着处理器设计规模向众核扩展，NoC已经成为连接片上众多处理器核、存储以及外设的首选＼[1-2＼].在基于NoC结构的众核处理器中，传统调试系统结构已不适合这种新的处理器结构，以点对点方式连接的调试结构，在众核中会占用大量的互连资源，而且不利于物理设计.因此研究基于片上网络的调试技术是当前处理器设计领域的一个重要研究方向＼[3＼]. 　　在基于片上网络技术的调试系统研究中，学者针对处理器内核与片上网络的接口、调试命令与踪迹数据的传播方法、调试事件传播方法等方面都进行了大量研究.文献＼[4＼]定义了一套多核调试接口，试图将调试结构与处理器内核分离，以提高调试部件的可重用特性.所提出的结构侧重于处理器核的调试接口设计，而核间调试信息传输结构的可扩展性不好，而且不支持较高精度的TimeStamp传播.文献＼[4-5＼]注重于提供对于内核的时钟精确的调试方法，对核间调试信息传输的研究不足.文献＼[6-7＼]则专注于核间事务的调试，通过监控核间通信来提取有用的调试信息.文献＼[8＼]在核间通信事务的分析中引入了形式化的方法，提高了事务分析的效率和可观察性.文献＼[6-8＼]虽然提高了核间通信事务的分析能力，提高了核间事务的可观察性，但其分析过程与传统调试软件的差别较大，在实际调试操作中并不方便.而且，这些调试结构均利用了功能通路传递调试信息，因而无法实现非侵