第八讲 状态机的VHDL设计.pptVIP

第八讲 状态机的VHDL设计 教学课时：3学时 教学内容： 1、状态机概述 2、状态机的结构（1学时） 3、 状态机的VHDL设计方法举例（1学时） 4、课堂练习：编写“1010”序列检测器的程序（1学时） 1、状态机概述 ? 数字系统一般可分为控制单元和数据通道,数据通道通常由组合逻辑电路构成,而控制单元通常由时序逻辑电路构成. ??? 数字电路按逻辑功能的不同，可分成组合逻辑电路和时序逻辑电路两大类。 组合电路是指现时刻输出只和现时刻输入有关的电路，也即它是无记忆功能的电路。 时序电路的特点： 任一时刻，输出不仅取决于该时刻的输入，而且还与电路原来的状态有关。因此，时序电路中必须包含具有记忆功能的存储电路。 有限状态机可以描述和实现大部分的时序电路。这里所谓的有限状态机实际上就是一种算法思想，它能够根据控制信号按照有序方式遍历预先定义的状态序列，它由一组状态、一个初始状态、输入和根据输入及现有状态转换为下一个状态的转换函数组成。 有限状态机根据输出信号与当前状态以及输入信号的关系来分,可以分为Moore型和Mealy型两种。 输出信号只和当前状态有关的状态机称为Moore型状态机; 输出信号不仅与当前与状态有关,而且也和输入信号有关的状态机称为Mealy型状态机 。 从结构上，有限状态机可分为：单进程状态机和多进程状态机。 从编码方式上，有限状态机可分为：顺序编码状态机、o