《第4章常用中规模组合逻辑电路数字逻辑》教学课件.pptVIP

第四章 常用中规模组合逻辑电路 译码器 编码器 数据选择器 数据分配器 数据比较器 1.译码器 译码器：它的输入代码组合将在某一个输出端上产生特定的电位信号，按用途划分，有以下三类。 用来表示输入变量状态全部组合的译码器，称变量译码器。N位输入，2N输出。常见的集成化译码器有2-4、3-8、4-16译码器。 码制译码器：如8421码变换为循环码等。 显示译码器：控制数码管显示。 1.1 变量译码器 2-4变量译码器 3-8变量译码器 变量译码器的使能端 变量译码器的应用 1.1.1 2-4变量译码器 1.1.1 2-4变量译码器 1.1.1 2-4变量译码器 按照输出表达式画出逻辑图 1.1.1 2-4变量译码器 加入了缓冲反相门的2输入－4输出译码器 1.1.2 3-8变量译码器 3-8译码器定义，逻辑示意图 3－8译码器是指3输入－8输出的变量译码器。 1.1.2 3-8变量译码器 1.1.2 3-8变量译码器 按照输出表达式画出3－8译码器的逻辑图 1.1.3变量译码器的使能端 1.1.3变量译码器的使能端 有使能端E的2-4译码器 1.1.3变量译码器的使能端 译码器使能端E的作用：在集成电路中增加控制使能端E，是电路设计中常用的技术，使得集成电路更加灵活、可靠。 用于扩展：用两片2-4译码器组成3-8译码器:高位输入C用作选片，A、B用于选中片内译码。C＝0选中片I，C＝1选中片II。 1.1.3变量译码器的使能端 5片2－4译码器构成4－16译码器。第一层的一个译码器用作选片。E=0时，C D＝00时选中左边一片，译出Y0…Y3 ;依此类推。 1.1.3变量译码器的使能端 3-8译码器扩展为4-16译码器 1.1.3变量译码器的使能端 用作选通：为什么需要选通？针对门电路的传输延迟造成的竞争、冒险问题提出的。二输入AND门（OR门）的输入为A和 A时, A滞后于A，则Y会出现尖峰信号。 1.1.3变量译码器的使能端 2-4译码器 1.1.3变量译码器的使能端 1.1.3变量译码器的使能端 1.1.3变量译码器的使能端 有多个使能端的译码器件：主要是为了充分利用封装的所有引脚，并增强逻辑功能。 1.1.3变量译码器的使能端 具有多个使能端的3-8译码器扩展为4-16译码器 1.1.4变量译码器的应用 用3－8译码器分配地址区 1.1.4变量译码器的应用 1.1.4变量译码器的应用 地址线有10位，可以表示210＝1K个地址空间； 地址线有20位，可以表示220＝1M个地址空间； 地址线有30位，可以表示230＝1G个地址空间； 32位地址可以表示4G地址； 1.2 码制变换译码器 二—十进制译码器：十进制数的二进制编码，也叫BCD编码（Binary Code Decimal to Decimal, BCD） 不完全译码的BCD 译码器 完全译码的BCD 译码器 1.2 码制变换译码器 1.2 码制变换译码器 不完全译码的BCD译码器逻辑化简结果及逻辑图 1.2 码制变换译码器 完全译码的BCD 译码器：当输入ABCD出现0101~1111时，译码器输出Y0~9均为“1”。 1.2 码制变换译码器 完全译码的BCD译码器逻辑化简结果及逻辑图 2.编码器 编码器(Encoder)概念 二进制编码器 二－十进制编码器 优先编码器(Priority Encoder) 2.1 编码器概念 编码器(Encoder) ：把二进制码按照不同规律编排的过程叫做编码，实现编码的电路称为编码器。 编码器分类： 二进制编码器：把2n个一般信号编排为n位代码的电路。要求任何时刻只允许输入一个有效信号，不允许同时出现两个或两个以上的有效信号。 二--十进制编码器：把十进制数0~9编排成二进制代码的电路。要求任何时刻只允许输入一个有效信号。 优先编码器：把输入的信号按其中优先级最高的有效输入信号进行编码的电路，对级别较低的输入信号不予理睬。因此允许同时出现两个或两个以上的有效信号。 2.2 二进制编码器 功能：将变量译码器反过来，对应输入的每一个状态，输出一个编码。例如： 4-2编码，将输入的4个状态编成2位二进制数码； 2.3 二－十进制码编码器 2.3 二－十进制码编码器 2.4优先编码器 优先编码器(Priority Encoder) ：当两条或两条以上输入线为有效时，优先按输入编号大的编码，称优先编码器 。优先编码器实际上考虑了输入变量所有组合情况，而不象普通编码器仅考虑了输入变量的特定组合情况。优先编码器常用于优先中断系统和键盘编码。 以8-3优先编码器为例(74LS148)。 有8根输入线，编号：0～7。当多根以上输入线出现“0”时，优先按编号大的“0”输入进行编码。输出A0~2按反码编码。 2.