基于FPA的频率测量计的设计.pptVIP

Company Logo LOGO 毕设题目：基于FPGA的频率测量计的设计 班级： 学生： 学号： 背景介绍 1. FPGA 设计 用软件 根据功能要求直接定义硬件 克服了单片机程序周期耗时的硬件限制，有更加快速的信号跟随处理速度 2.同时由于FPGA 模块化设计，设计灵活，便于大规模集成。 设计目标 1.用FPGA为设计平台，设计一款频率计 0~100MHz，标准频率为50MHz 2.采用硬件VHDL描述语言编写，Quartus II 软件编译下载 3.杭州康芯公司FPGA芯片（型号为CycloneEP3C40Q240） 基本原理 频率：周期性信号在单位时间(1秒)内变化的次数。 采用直接测频法：闸门时间为1秒，信号跳变的次数进行计数F=N/T 整体结构设计 底层模块化设计 分频模块 1 t计数翻转 当VHDL文本编译成功后， Files Create symbol files for current file 生成对应的实体 模块图，用于顶层设计 调用，混合输入 替代例化步骤 闸门控制器 是计数器 时间闸门打开、计数清零，锁存器 数据锁存 时序协调分配中枢 计数器 100MHz的测量范围 十进制计数需要8位 先设计单个10进制数实体 再