第6章集成注入逻辑i2l电路.pptxVIP

绪 论;6.1 I2L电路基本单元的结构;该电路结构具有以下特点： NPN管是倒置的。由于I2L电路中各NPN管的发射区都是接地的。所以各单元电路间不需要隔离，从而简化了工艺，缩小了芯片面积。 每个单元电路只有一对互补的晶体管，而且这两个晶体管又有两对电极是共用的，所以电路形式简单，元件少，单元内部没有互连线。 单元电路中没有电阻，而是用横向PNP管代替普通集成电路中的高值电阻，本级的PNP恒流注入管既是本级反相器的电流源，又是前级的负载，使单元电路的面积缩小，功耗下降。 因此，I2L单元电路平均占用芯片面积小，功耗低，而且各单元间的互连非常容易。;6.2 I2L基本单元电路的工作原理;6.2.1 当前级的输出为1时的情况 当前级的输出为1时，QN1管截止，注入到B点的电流IP全部流向QN2管的基极，QN2管导通，VB=VBE ≈0.7V。如果IP足够大，就可使QN2处于深饱和，其各输出端的饱和压降近似为QN2管的本征饱和压降(VCES≈VCES0)。所以当I2L电路的输入为高电平VOH时，其QN2管各集电极的输出为低电平，且 VOL≈VCES0=(20～60)mV 从QP管和QN2管的连接关系可知 VCBP=VBE,N2=0.7V 又因为QP管始终导通，所以VBEP≈0.7V，因而此时QP管的VCEP≈0V。由此可见，当电路的输入为1时，QP也处于深饱和状态，而电源电压VP可近似看作全跨在QN2的发射结上。;6.2.2 当前级的输出为0时的情况 当前级的输出为0时QN1管饱和，其饱和压降VCES,N1≈0.05V，其值随工作点的升高而略有减小。此时电源电压VP基本上都加在QP管上，注入到B点的电流IP全部流入QN1管的集电极；而QN2管截止，各集电极输出为1，具体的输出高电平与各自的负载情况有关。如果后级也是I2L电路，则VOH=VBE≈0.7V，这时，其逻辑摆幅为 VL=VOH-VOL≈0.65V 此时QP管的 VCBP=VB≈0.05V, VBEP≈0.7V。 因此，当输入为0时，PNP处于临界饱和。 从以上分析可知，QP管始终处于深饱和与临界饱和之间，其集电极电流在QN1的集电极和QN2管的基极之间流动。;6.3 I2L电路分析; 使集电结与发射结面积比接近1； 改善表面状态以减小表面复合速率。 2. rB对b、VOL、tpd的影响 对电流增益b的影响 当发射极和基极接触孔的间距DE-B增大时,rB会随之增大，从而使加??EB结上的电压VBE下降，导致电流增益b下降。 对于多集电极结构晶体管，因为基区几何形状是长条结构，因此rB一般较大，为了减小rB对电流增益的影响，改善各集电极电流增益的不均匀性，可采用如下办法： 将集电极引线孔排列方向和注入条平行,如图6.3(a)所示，这样基极引线孔到各集电区的距离均匀分布，可提高各集电区的电流增益及其均匀性。;; 如果注入条同各集电区排列方向垂直，可用浓硼基区短路条(或铝)结构(b)，或用面积来补偿(c)。 (2)对输出低电平VOL的影响 在图6.4所示的电路图中，当Q1导通时，注入电流IP将通过Q2管的基极串连电阻RB2(寄生电阻）流入Q1管的集电极，使Q1管的输出低电平VOL增大，从而降低了电路的抗干扰能力。因为此时 VBE2=VCES1+IPrB2 随着IP或rB2增大，Q2的VBE2增加，导致Q2导通。;(3)对传输时间tpd的影响 通过以上分析可知，当本级门由导通转为截止时，注入电流IP由Q4经Q2管之基极接触孔通过前一级(Q1管)的输出端(集电极)放电，如图6.4所示。放电速度的快慢取决于基极电阻rB2的大小。;3.横向PNP管的共基极电流增益α 横向PNP管的共基极电流增益α直接影响注入电流被NPN管基区收集的多少，从而影响电路的功耗、速度和负载能力。 提高横向PNP管电流增益α的主要途径： 减小基区宽度； 提高少子寿命； 减小发射结底部面积与侧面积之比； 尽可能提高发射结两侧杂质浓度的比值； 改善表面状态，降低表面复合速率。 ;6.3.2 I2L电路分析 1.电路正常工作的条件 完成复杂逻辑功能的I2L电路是由许多基本单元门构成的。当前一级门的NPN管导通而使次级门的NPN管截止时，次级门的注入电流必须能够被前一级完全吸收。图6.5所示的是两级I2L门电路的原理图，假设各级门的注入电流IP都相同，则此时流入Q1管基极的电流IB1为 IB1=a3IP 而被Q1管集电极吸收的后级注入电流为 IC1=a4IP 式中a3，a4为Q3、Q4的共基极电流增益。;若有N0个负载，则前一级所吸收的后级注入电流为