适用於高数位用户回路之DMT数位IP模组设计及实现（II）.PDFVIP

適用於高數位用戶迴路之 DMT 數位 IP 模組設計及實現 (II) Design and Implementation of Digital IP for DMT Engine in High-Speed DSL Applications (II) 計畫編號：NSC 90-2218-E-002-040 執行期限：90/08/01 ~ 91/07/31 主持人：吳安宇 副教授 Email: andywu@cc.ee.ntu.edu.tw 執行機構：國立台灣大學電機工程學系 一、 中文摘要 二、 英文摘要 在 DMT Modulation Engine 中，高點 High-point IFFT/FFT, 4D-TCM codec 數的反快速傅利葉轉換/快速傅利葉轉換 and Reed-Solomon codec are the kernel (IFFT/FFT) 、 多 維 格 子 迴 旋 碼 modules in DMT modulation Engine. Due (Multi-dimensional TCM)編解碼器以及李 to the massive computational complexity, the implementation of these modules by 德-所羅門(Reed-Solomon) 編解碼器都是 DSP processor will dominate the 重要的核心模組。由於這些模組都具有高 computational complexity and cannot 計算複雜度(Computational Complexity)的 achieve real-time data processing in 特性；若利用數位信號處理器(DSPs)來加 practical implementations. Hence, using 以實現，這些模組的運作將會佔據太多的 VLSI to implement those digital IPs would 系統資源，而且無法達到即時運算的目的 be a better solution. The main goal of this (Real-time Processing) 。因此利用超大型積 project is to design high-performance /low-power digital IP modules in the DMT 體電路(VLSI)來實現這些模組是比較適 engine. 合的作法。因此，本子計畫研究的重點在 於針對這些 DMT Modulation Engine 中的 In this project, we will first analyze 重要核心模組來設計高效能/低功率的數 the algorithms of each IP module. By applying design space explo