一种双控制回路低相位噪声CMOS压控振荡器的设计.docVIP

一种双控制回路低相位噪声CMOS压控振荡器的设计 　　摘要；在集成锁相环中，压控振荡器的输出频率范围要能随所有工艺和工作条件的变化而覆盖所需的频率范围。增大压控振荡器的增益而实现宽调协范围会增加压控振荡器和锁相环的相位噪声[1]。在这篇文章中，通过两路控制来得到压控振荡器中心频率可调，实现了非常小的压控振荡器增益。 　　关键词；相位噪声；中心频率；频率范围；增益 　　 　　1引言 　　 　　锁相环作为现代电子系统中重要的部分，在手机接收芯片、雷达电子系统中有重要的作用。作为锁相环中最为关键的部分，压控振荡器的实现将考虑多个因素的影响。其中，压控振荡器的中心频率将会随电源电压和温度变化，同时工艺变化也会带来频率的改变。所以，压控振荡器的设计要能够抵制这些变化并在工艺改变时能达到要求的输出频率范围。本文采用环行振荡器结构，其延时单元是基于复制偏置控制的全差分结构，这种结构被证明具有很好的衬底和电源噪声抑制能力、高的输出频率及相对较低的热噪声[2][3]。 　　 　　2基本延时单元设计 　　 　　 2.1 核心结构 　　带复制偏置的基本延时单元结构如图1所示。电路图的左半部分为简化的复制偏置结构，右半部分为共源差分对，其负载为偏置在三极管区的PMOS管。通过复制偏置来调节负载PMOS管的栅级电压，从而使负载管的摆幅达到一个固定值VSW=Vdd-VREF。 　　通过复制偏置结构使左边电流镜和延时单元的电流镜有相同的电流流过负载PMOS管，当所有电流ISS流过一边的PMOS管时，通过一个简单运放构成的负反馈来调节PMOS管的栅级电压，从而达到负载PMOS管的漏-源电压为VSW。延时单元的每级延时可以用公式td=CLVSW/ISS表示，当ISS能在一个较大的范围变化时，由于VSW不变，从而使环行振荡器达到较宽的输出频率范围。 　　 　　振荡器输出信号的摆幅VSW如果较大，会有利于噪声的抑制和下一级混频器的有效开关；但因为延时单元用PMOS管做等效的负载，如果输出信号的摆幅VSW较小，相应的控制电压范围VGS-VTP就会越大，即振荡器输出的频率范围就会越大。所以输出信号的摆幅VSW取值要做一个折中。 　　另外一个对输出摆幅的限制来自延时单元中的差分对。差分对管在振荡过程中是处于导通关闭交替的状态，但是希望NMOS管在导通的时候处于饱和区。这是因为如果在导通时发生工作区域的变化，会使跨导发生较大变化，从而使输出瞬态波形发生较大变化。在NMOS管输入电压最大时仍能工作在饱和区，有： 　　 　　JAZZ 0.35μm工艺NMOS的VTHN0为0.6V，考虑到体效应VTN的值在TT下的值一般在0.9V左右。考虑到上面VSW的选择要求，选定VSW的值为0.9V。 　　 　　3偏置电路设计 　　 　　由每级延时公式td=CLVSW/ISS知道，当VSW和ISS随电源电压和温度变化而不变时，延时td也不会变化，从而振荡频率也不会随电源电压和温度变化。这个功能的实现是通过3个偏置电路：电压参考源，电流参考源和复制偏置电路来实现的。 　　 　　 3.3 复制偏置电路 　　 复制偏置电路如图4所示，它是在简单电流镜负载运放的基础上加了源跟随器，其目的是隔离负载变化对运放的影响。从上面3个偏置电路来看，振荡器输出的频率能做到与温度和电源电压基本无关，但仍然与工艺的变化有关。通过在电流参考源基础上增加DAC使ISS在一定范围内变化。通过一个DAC控制回路在FF工艺下提供较小的电流，在SS工艺下提供较大的电流。当DAC控制回路调定一个电流值ISS时，PLL回路通过V―I来细调电流，从而达到细调频率范围。完整的延时单元控制结构如图5所示： 　　 　　4电路仿真结果 　　 　　在TT和27℃下，得到输出频率范围为370MHz~525 MHz（图6所示），相应的PMOS管的栅级控制电压0.5V~1.5V，这是通过粗调ISS得到的。图7为振荡频率在525 MHz时的相位噪声Pnoise= -89.1dBc/Hz。 　　 　　5结束语 　　 　　本文介绍了一种基于双回路控制的压控振荡器结构，并且详细讨论了基本延时单元的设计方法及步骤，得到较好的仿真结果。国内较少有文章提出能抵制环行振荡器振荡频率随电源电压和温度变化的结构，所以本文在这方面有一个探索意义。电路设计采用Cadence Spectre仿真，工艺是基于JAZZ 0.35μm BiCOMS工艺。 　　 　　参考文献 　　[1] Best R E. Phase-locked loops, theory, design and applications （2nd edtion） .McGraw -Hill, 1993 　　[2] B. Kim, D.