电子系统EDA试验指导书张歆奕赵顺喜编五邑大学电子电工试验.DOC

PAGE PAGE 5 《电子系统EDA》 实验指导书 张歆奕　赵顺喜　编 五邑大学电子电工实验中心 二零零六年一月 目　录 　　 前言　　…………………………………………………………（1） 实验一 3－8译码器和模13BCD码计数器…………………（2） 实验二 数字跑表………………………………………………（4） 实验三 频率计…………………………………………………（6） 实验四 英语字母显示电路……………………………………（9） 实验五 序列检测器 ………………………………………… （12） 实验六　频率计的Verilog HDL语言实现 ………………… （14） 实验七　脉冲发生器 ………………………………………… （16） 实验八　四人抢答器……………………………………………（18） 实验九　 数码锁……………………………………………… （20） 参考文献 ……………………………………………………… （22） 附录一　MAX＋PLUSII操作示例 ………………………… （23） 附录二　SE-5(F10K10)型EDA数字实验开发系统示意图…（49） 附录三　SE-5M实验箱的使用……………………………… （50） 《电子系统EDA》 实验指导书 精选实验项目 实验四 英语字母显示电路 一、实验目的 1、练习使用Verilog HDL语言设计实现数字电路； 2、练习利用Verilog HDL语言和状态机设计电路。 二、实验原理 用数码管除了可以显示0~9的阿拉伯数字外，还可以显示一些英语字母。数码管由7段显示输出，利用7个位的组合输出，就可以形成部分英语字母和0~9十个数字的显示。0~9和常见字母的7段显示关系如表4-1所示。 表4-1 数字及常见字母的7段显示关系 段 字符 a b c d e f g 0 1 1 1 1 1 1 0 1 0 1 1 0 0 0 ag a g f e d b c 2 1 1 0 1 1 0 1 3 1 1 1 1 0 0 1 4 0 1 1 0 0 1 1 5 1 0 1 1 0 1 1 6 1 0 1 1 1 1 1 7 1 1 1 0 0 0 0 8 1 1 1 1 1 1 1 9 1 1 1 0 0 1 1 A 1 1 1 0 1 1 1 B 0 0 1 1 1 1 1 C 1 0 0 1 1 1 0 D 0 1 1 1 1 0 1 E 1 0 0 1 1 1 1 F 1 0 0 0 1 1 1 三、设计任务和要求 1、用Verilog HDL设计0~F轮换显示电路； 2、对设计进行仿真； 3、锁定管脚并下载到实验箱进行验证。 四、设计提示 1、本设计可以分解为两个模块，即一个模16计数器和1个4~7译码器，如图4-1所示。模16计数器产生0000~1111等16个4位二进制码；4~7译码器按照表4-1把16个二进制码译成相应的字符的7段码；其中模16计数器可以用1个always块实现；4~7译码器用另外一个always语句实现，注意两个敏感变量表的选择和配合使用； 模 模 16 计数器 4~7 译码器 a b c d e f g CLR CLK 到数码管 图4-1 字符显示电路原理框图 2、本设计还可以用状态机来实现。把0~F的16个字符对应状态机的16个状态的输出，每来一个时钟脉冲，改变一个状态。状态图由图4-2所示； clk=0 clk=0 0 1 2 3 4 5 6 7 8 F 9 A B C D E clk=1 图4-2 用状态机实现字母显示电路状态转换图 3、状态机的Verilog HDL语言实现一般有固定模式，参见教材《数字系统设计与Verilog HDL语言》中第206页例7.31。 五、实验报告要求 1、给出设计原程序，并注释； 2、给出仿真波形图； 3、心得体会。 六、思考题 1、所用状态机是moor状态机还是mealy状态机？为什么？实验五 序列检测器 一、实验目的 1、掌握用Verilog HDL实现状态机的方法； 2、利用状态机设计一个序列检测器。 二、实验原理 序列检测器在数据通讯，雷达和遥测等领域中用于检测同步识别标志。它是一种用来检测一组或多组序列信号的电路。例如检测器收到一组串行码{1110010}后，输出标志1，否则，输出0。 考查这个例子，每收到一个符合要求的串行码就需要用一个状态进行记忆。串行码长度为7位，需要7个状态；另外，还需要增加一个“未收到一个有效位”的状态，共8个状态；S0～S7，状态标志符的下标表示有几个有效位被读出。 画出状态转移图，如图5－1所示，很显然这是一个莫尔状态机。8个状态根据编码原则可以用3位二进制数来表示。 S0/0 S0/0 S1/0 S2/0 S3/0 S6/0 S7/