若干常用的时序逻辑电路异步计数器.pptxVIP

一、同步计数器同步二进制计数器同步二进制加法计数器同步二进制减法计数器同步二进制加/减可逆计数器同步十进制计数器同步十进制加法计数器同步十进制减法计数器同步十进制加/减可逆计数器同步N进制计数器1、同步二进制加法计数器图6. 3.10用T 触发器构成的同步二进制加法计数器表6.3.3 图6.3.10电路的状态转换图CPQ3Q2Q1Q0C01234567890 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 10000000000CPQ3Q2Q1Q0C101112131415161 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 10 0 0 15讲 若干常用的时序逻辑电路——异步计数器异步二进制计数器异步二进制加法计数器异步二进制减法计数器异步二进制加/减可逆计数器异步十进制计数器异步十进制加法计数器异步十进制减法计数器异步十进制加/减可逆计数器异步N进制计数器1、异步二进制计数器异步二进制加法计数器3位二进制异步加法计数器 异步加法计数器采取从低位到高位逐位进位的方式工作,各个触发器不同步触发。Q2Q1Q0C0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 100000001选用3个CP下降沿触发的JK触发器，分别用FF0、FF1、FF2表示, 3个触发器都应接成T＇触发器。3个JK触发器都是在需要翻转时就有下降沿，不需要翻转时没有下降沿。异步二进制加法计数器图6. 3.25 下降沿动作的异步二进制加法计数器0 0 01 1 1图6. 3.26图6.3.25电路的时序图问题：如何用上升沿触发的T’触发器构成异步二进制加法器？异步二进制减法计数器3位二进制异步减法计数器选用3个CP下降沿触发的JK触发器，分别用FF0、FF1、FF2表示, 3个触发器都应接成T＇触发器。Q2Q1Q0B0 0 01 1 11 1 01 0 11 0 00 1 10 1 00 0 1100000003个JK触发器都是在需要翻转时就有下降沿，不需要翻转时没有下降沿。异步二进制减法计数器图6. 3.27 下降沿动作的异步二进制减法计数器图6. 3.28图6.3.27电路的时序图二进制异步计数器级间连接规律计数脉冲输入到最低位触发器的CP端。01112、异步十进制计数器异步十进制加法计数器 在4位异步二进制加法计数器的基础上修改得到，使计数过程跳过1010到1111这六个状态。1000图6. 3.29异步十进制加法计数器的典型电路异步十进制加法计数器 在4位异步二进制加法计数器的基础上修改得到，使计数过程跳过1010到1111这六个状态。1100图6. 3.29异步十进制加法计数器的典型电路2、异步十进制计数器0000Q3Q2Q1Q00 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 1图6. 3.30 图6.3.29电路的时序图集成异步十进制加法计数器-74LS290图6. 3.31二－五－十进制异步计数器74LS290的逻辑图R01 ~R02:清0输入端；S91 ~S92:置9输入端；CP0 、CP1:时钟脉冲输入端；计数器输出端。Q0 ~ Q3:74LS290Q0Q1Q2Q3CP1CP0S91S92R01R02 74LS290：异步十进制计数器，异步置数，异步清零。 结构： 74LS290 内部含有两个独立的计数电路由1个1位二进制计数器和1个异步五进制计数器构成。又称二-五-十进制加法计数器。模2计数器