贾熹滨教材习题解答1-4章.pptVIP

4.19 写出图习4.10所示电路的输出F(A,B,C)的逻辑表达式，并分析其实现的逻辑功能。 分析：通过高位变量A将两个4选1级联扩展为一个8选1，且数据输入端均为逻辑常量，故可直接列出真值表，并写出表达式、分析功能。 A B C F 000 0 001 0 010 0 011 1 100 0 101 1 110 1 111 1 功能：三变量多数为1检测电路。 或 三人多数表决电路 或 三变量1多电路 4.20 某组合电路如图习4.11所示，当输入X3X2X1X0为2421码时，分析电路实现的逻辑功能。 解：电路由四位二进制加法器构成，即 S3S2S1S0=A3A2A1A0+B3B2B1B0+CI 可列表计算、分析 A3A2A1A0 (X3X2X1X0) B3B2B1B0 (X3X3X31) S3S2S1S0 (F3F2F1F0) 0000 0011 0011 0001 0011 0100 0010 0011 0101 0011 0011 0110 0100 0011 0111 1011 1101 1000 1100 1101 1001 1101 1101 1010 1110 1101 1011 1111 1101 1100 功能： 当输入X3X2X1X0为2421码时，电路输出为余3码。 4.21 分析图习4.12所示电路实现的代码转换功能。 解：该电路由四位二进制加法器和逻辑门组成，A3A2A1A0加载8421码（X3X2X1X0）输入，B3B2B1B0加载0WW0，当W=0时，电路输出为A3A2A1A0+0000；当W=1时，电路输出为A3A2A1A0+0110。而W又是X3X2X1X0的函数。可列表计算、分析。 X3X2X1X0 W B3B2B1B0 Y3Y2Y1Y0 0000 0 0000 0000 0001 0 0000 0001 0010 0 0000 0010 0011 0 0000 0011 0100 0 0000 0100 0101 1 0110 1011 0110 1 0110 1100 0111 1 0110 1101 1000 1 0110 1110 1001 1 0110 1111 W=X3+X2X1+X2X0 结论： 将8421码转换为2421码 4.22 选择正确答案。设b1、b2、b3、b4构成四位二进制码，若电路采用奇校验，则校验位的逻辑表达式为 。 解：奇校验的含义，当信息位中1的个数为奇数时，校验位添0；当信息位中1的个数为偶数时，校验位添1。 信息位中含1的奇偶性，可用异或逻辑获得，因此，答案应在b、d选项中确定。 进一步分析，可知b项符合题意要求。 4.23 用逻辑代数法判断图习4.13所示电路是否存在逻辑险象。 由电路得到函数式 A、B、C、D均以原变量和反变量形式出现在函数式中，符合竞争条件。 研究A ：当BCD=001时，有 ，临界竞争，存在险象。 研究B：ACD的组合，均无 ，非临界竞争，无险象。 研究D ：当ABC=111时，有 ，临界竞争，存在险象。 研究C：ABD的组合，均无 ，非临界竞争，无险象。 4.24 用最少的与非门实现下列函数，要求电路不能存在逻辑险象。 分析：借助卡诺图，运用禁止逻辑或增加冗余项。 00 01 11 10 0 1 1 1 1 1 1 1 AB C F1 加冗余项 加3个冗余项 分析：变换与非式后，共需10个与非门。 采用禁止逻辑 分析：变换与非式后，只需6个与非门。 （2）F2=∑m4(0,1,3,6,7,8,9,11,14,15) 00 01 11 10 00 1 1 01 1 1 11 1 1 1 1 10 1 1 AB CD F2 用7个与非门 禁止逻辑 用6个与非门 （3） F3=∑m4(2,6,8,9,11,12,14) 00 01 11 10 00 1 1 01 1 11 1 10 1 1 1 AB CD F3 转换与非式后，11个与非门 禁止逻辑 7个与非门 4.25 采用Verilog HDL，分别完成下列逻辑功能的描述。 （1）低有效使能的4位四选一； // 低有效使能 n_en；选择控制输入sel，2位； // 数据输入in0、in1、in2、in3均4位； //数据输出out，4位。 module select_4_1(n_en, sel, in0, in1, in2, in3, out);