电子行业先进封装深度报告.docxVIP

电子行业先进封装深度报告 一、未来先进封装是驱动摩尔定律的核心驱动力 1、半导体产业链和摩尔定律 （1）半导体产业链自上而下分为芯片设计、晶圆代工、封装和测试四个环节。 设计公司研发人员首先完成芯片的寄存器级的逻辑设计和晶体管级的物理设计，验证通过的电路版图交付给代工厂； 晶圆代工厂专门从事半导体晶圆制造生产，接受IC 设计公司委托制造，自身不从事设计，其产品是包含成百上千颗晶粒（每颗晶粒就是一片IC）的晶圆； 封装厂通过多道封装工序引出晶粒I/O 焊盘上的电子信号并制作引脚/焊球，实现芯片与外界的电气互连； 测试环节是IC制造的最后一步，作用是验证IC 是否能按设计功能正常工作。 图：半导体产业链 （2）半导体行业摩尔定律指出，单位面积芯片上集成的晶体管数每隔18 个月增加一倍（芯片面积减小50%），其背后驱动力是行业对高性能、低功耗芯片的不断追求，并导致芯片不断小型化，同时从降低芯片流片成本、节约电路板空间考虑也要求芯片面积缩减。 纳米级工艺制程降低可降低集成电路的工作电压和CMOS 晶体管驱动电流，从而减少功耗，同时小尺寸的器件减小了晶体管和互连线寄生电容，提高了芯片的工作频率和性能。 图：半导体工艺与I/O 密度趋势图 2、从PC →NB →手机/平板→可穿戴设备，半导体产业小型化需求不减 （1）PC、笔记本电脑、手机/平板等传统消费电子产品的工业设计美观性、便携性、功能性以及电池续航时间的消费需求驱动半导体元器件产业不断朝小型化、低功耗方向发展。 （2）未来电子行业的发展方向是可穿戴设备和MEMS（微机电系统），可穿戴设备/MEMS自身产品特性和应用场合（可穿戴设备要求轻薄化和智能化，MEMS工作在微小空间）对半导体元器件小型化的要求进一步加大。 苹果 iWatch 包含无线/蓝牙、生物感测、电源管理和微控制器等模块，屏幕表面弯曲且尺寸不超过1.5英寸，电路板芯片布局布线难度增加，同时还需要考虑和iPhone相同的电池使用时间问题，小型低功耗芯片是最好的解决方案； MEMS是集微型传感器和执行器于一体的微型机电系统，广泛应用于消费电子、生物医疗、汽车电子和军工领域，如iPhone/iPad中使用的加速度传感器和陀螺仪，进行精细外科手术必备的微型机器人和汽车发动和刹车系统中使用的压力传感器。 3、晶圆制程接近极限已难驱动摩尔定律 （1）目前能够实现量产的最新晶圆代工制程为20nm，但已接近硅材料和芯片加工工艺的物理极限，未来进步空间有限，博通公司CTO 在IEDM 国际电子元件会议上称现有半导体制程将在5nm 阶段达到极限。 5nm制程对应约10 个硅原子的直径宽度，该情形下CMOS 晶体管介电厚度非常薄，容易发生“隧穿效应”（电子穿过栅极产生漏电流），破坏晶体管的工作特性； 由于掩膜板图案条纹更细，关键工艺步骤光刻（Lithography）将产生更加严重的衍射问题，使电路图形转移时产生圆弧变形，光学邻近效应矫正工具（OPC）解决最新制程下的衍射问题已非常困难。 （2）晶圆代工属于重资产的资金密集型行业，购买设备所需投资额巨大，从开发更先进制程（更小的工艺特征尺寸）的角度使芯片面积缩小的的性价比在变低。 制程继续发展要求代工厂购买控制精度更高的光刻机、刻蚀机和化学沉淀等关键设备（占比总投资成本80%）以适应半导体新工艺、新材料和新结构。 图：各制程下晶圆代工生产线投资成本，百万美元 4、未来先进封装将成为驱动摩尔定律的核心驱动力 （1）芯片面积可分为裸芯面积和封装增量面积两部分，传统封装的封装效率（裸芯面积/基板面积）较低，存在巨大改进空间以解决裸芯面积受限于制程极限后的芯片小型化问题，理想情况下封装效率可接近100%。 图：传统封装技术效率 （2）晶圆代工是纳米级微细操作，理论上新出现制程可以让芯片面积减半，但在实际设计实现过程中面临更加复杂的布局、布线等问题，面积缩减难达50%，芯片侧面引脚/底部焊球间距通常为几百微米，因而封装是微米级操作，效率高的封装技术对缩小芯片效果更为直接和明显。 QFP封装效率最高为30%，面积减少70%，同理DIP、BGA 芯片面积至少减少93%和50%。 （3）先进封装是于上世纪 90年代陆续出现的能够处理I/O引脚数大于100 或引脚/焊球间距小于0.5mm的芯片的新型封装技术。 （4）先进封装的优势在于芯片面积小、厚度薄、散热性好、性能强，方便实现多芯片或系统集成以实现复杂功能，同时可降低封装成本。 二、国家半导体鼓励政策，国内先进封装必然受益 1、国家积极扶持国内半导体产业 工信部将牵头成立规模达1200 亿的国家集成电路扶持基金（出资人为财政部、社保基金等），重点支持芯片制造、芯片封装、芯片设计和上游生产设备领域，此外展讯高层于去年12 月透露，国家将在未来10 年内投资1 万