第2章80C51结构和原理m.ppt

* * 通用RAM区 30H~7FH，共80字节 数据缓冲 堆栈 SP指示栈顶 复位时SP=07H 系统初始化通常重新设置 * * RAM内容查看 * * 2.5.3 80C51单片机的特殊功能寄存器（SFR） 基本型单片机有21个SFR离散地分布在80H~FFH空间。 与运算器相关3个 ACC B PSW 与定时/计数器相关6个 TH0,TL0 TH1,TL1 TMOD TCON 指针类3个 SP DPH,DPL 与口相关7个 P0,P1,P2,P3 SBUF SCON PCON 与中断相关2个 IE IP * * 2.6 80C51的并行口结构与操作 P0口结构 P0作通用I/O口（当EA=1或“MOV”传送时C=0） 输出时 2.6.1 P0、P2口的结构 * * 输入时 读锁存器（“读-修改-写”类指令，如ANL P0,A） 读引脚（“MOV”类指令，如MOV A, P0）,要先写“1” 1 0 P0作通用I/O时为： 准双向口！ * * P0作地址数据总线（当EA=1或“MOVX”类传送时C=1） 输出时，地址/数据信息分时出现在输出引脚。 输入时，先输出地址，然后自动向锁存器写1，再读引脚。此时为真正双向口。 * * P2口结构 P2作通用I/O口（未扩片外存储器，或虽扩RAM但采用“MOVX @Ri”传送时C=0） P2作通用I/O时为： 准双向口！ P2作地址总线高8位（C=1） * * P1口结构 P1仅能为通用的准双向口！ 2.6.2 P1、P3口的结构 * * P3口结构 第一功能：通用I/O口（对口寻址时） * * 第二功能（不对口寻址时） P3.0 ：RXD（串行口输入） P3.1 ：TXD（串行口输出） P3.2 ：INT0（外部中断0输入） P3.3 ：INT1（外部中断1输入） P3.4 ：T0（定时器0的外部输入） P3.5 ：T1（定时器1的外部输入） P3.6 ：WR（片外数据存储器“写”选通控制输出） P3.7 ：RD（片外数据存储器“读”选通控制输出） * * 2.6.3 并行口驱动简单外设 并行口的负载能力（AT89S52) 每根口线最大可吸收10mA的（灌）电流 P0口吸收电流的总和不能超过26mA P1、P2和P3每个口吸收电流的总和限制在15mA 4个口所有口线的吸收电流总和限制在71mA * * 驱动简单的输出设备 驱动LED(发光二极管） LED典型工作点：1.75V,10mA。单个LED驱动特性如下图： * * 多个LED驱动如下图： 并口直接驱动 经缓冲器驱动 （亮度不理想） (245：单根线25mA,总和75mA) * * 驱动LED数码管 公共电阻限流 各路分别限流 * * dp g f e d c b a 0 0 0 0 0 1 1 0 共阴极字形“1”编码示例：06H * * 驱动蜂鸣器 有源蜂鸣器：接额定电压就可连续发声 无源蜂鸣器：接入变频方波，可得到不同音调的声音 两种蜂鸣器驱动电路相同，仅程序不同 * * 驱动简单的输入设备 简单开关及输入接口 * * 开关闭合与断开时的抖动及去抖电路 按键较少时：去抖电路 按键较多时：软件延时,通常为10ms * * 第2章 80C51的结构和原理 80C51系列概述 2.1 80C51的基本结构与应用模式 2.2 80C51典型资源配置与引脚封装 2.3 80C51单片机的CPU 2.4 80C51的存储器组织 2.5 80C51的并行口结构与操作 2.6 * * ATMEL 8-Bit Microcontroller Microcontroller Flash RAM 16-Bit Timer /Counters Interrupt Sources Other AT89C51 4KB 128B Two Six Parallel Programming AT89C52 8KB 256B Three Eight Parallel Programming AT89C55 20KB 256B Three Eight Parallel Programming AT89S51 4KB 128B Two Six ISP, Parallel Programming AT89S52 8KB 256B Three Eight ISP, Parallel Programming AT89S53 12 KB 256B Three Nine ? ISP, Parallel Programming P1.4 SS