2018年计算机组成原理(本全PPT).ppt

* 2、奔腾CPU的结构框图 CPU的结构框图请参见教材。 (1)超标量流水线 超标量流水线是pentium系统结构的核心。它由U和V两条指令流水线构成，每条流水线都有自已的ALU、地址生成电路、与数据cache的接口。两个指令预取缓冲器，每个都是32字节，负责由指令cache或主存取指令并放入其中。 指令译码器除完成译码指令和指令配对检查。 控制ROM属于微程序控制器，其中存放一组解释指令操作顺序的微指令代码。 两个地址生成器用于计算存储器操作数地址。 * (2)指令cache和数据cache 奔腾CPU分设指令cache和数据cache，各8KB。指令cache是只读的，以单端口256位(32B)向指令预取缓冲器提供超长指令字代码。数据cache是可读可写的，双端口，每个端口32位，与U，V两条流水线交换整数数据，或组合成一个64位端口与浮点运算部件交换浮点数据。 两个cache都是2路组相联结构，每个32字节。 指令cache与数据cache独立设置是对标量流水线的有力支持，它不仅使指令预取和数据读写能无冲突地同时完成，而且可同时与U，V两条流水线分别交换数据。 (3)浮点运算部件 　　奔腾CPU内部包含了一个8段的流水浮点运算器。前4段为指令预取(PF)、指令译码(D1) 、地址生成(D2)、取操作数(EX)，在U，V流水线中完成；后4段为执行1(X1)、执行2(X2)、 结果写回寄存器堆(WF)、错误报告(ER)，在浮点运算部件中完成。一般只能由U流水线完成一条浮点数操作指令。  * (4)动态转移预测技术 　　执行转移指令时为了不使流水线断流，pentium采用了动态转移预测技术。转移目标缓冲器BTB一个小容量的cache。当一条指令导致程序转移时，BTB便记录这条指令及其转移目标地址。以后遇到这条转移指令时，BTB会依据前后转移发生的历史来预测该指令这次是转移取还是顺序取。若预测为转移取，则将BTB记录的转移目标地址立即送出可用。 * 第九节 RISC CPU 一、RISC机器的特点 RISC(精简指令系统计算机)是在继承了CISC(复杂指令系统计算机)的成功技术，并克服了CISC机器的缺点的基础上发展起来的。 RISC机器的三个基本要素是： 一个有限的简单的指令集； CPU配备大量的通用寄存器； 强调对指令流水线的优化。 基于上述三要素的RISC机器的特征是： (1)使用等长指令，目前的典型长度是4个字节。 (2)寻址方式少且简单，一般为2—3种，最多不超过4种，绝不出现存储器间接寻址方式。 (3)只有取数指令、存数指令访问存储器。指令中最多出现RS型指令，绝不出现SS型指令。 * (4)指令集中的指令数目一般少于100种，指令格式一般少于4种。 (5)指令功能简单，控制器多采用硬布线方式，以期更快的执行速度。 (6)平均而言，所有指令的执行时间为一个处理时钟周期。 (7)指令格式中用于指派整数寄存器的个数不少于32个，用于指派浮点数寄存器的个数不少于16个。 (8)强调通用寄存器资源的优化使用。 (9)支持指令流水并强调指令流水的优化使用。 (10)RlSC技术的复杂性在于它的编译程序，因此软件系统开发时间比CISC机器长。 * 二、RISC CPU实例 1、MC88110 CPU 结构框图 MC 88110 CPU是一个RISC处理器。处理器有12个执行功能部件，3个cache和1个控制部件。图5.40为其结构框图。 三个CACHE：一个指令CACHE，一个数据CACHE，一个目标指令CACHE(TIC)，用于保存转移目标指令。 两个 寄存器堆：一个是通用寄存器堆(R0~R31)，用于整数和地址指针(字长32位)，另一个扩展寄存器堆(X0~X31)，用于浮点数(字长可为32、64、80位)。 12个功能部件：LOAD/STORE读写部件、整数运算部件(2个)、浮点加法部件、乘法部件、除法部件、图形处理部件、用于管理流水线的超标量指令派遣/转移部件。 六条80位的内部总线：2条源1总线、2条源2总线、2条目标总线。 * 2、MC 88110的指令流水线 MC 88110是超标量流水CPU，所以指令流水线在每个机器时钟周期完成两条指令。 流水线共分为三段： 取指和译码(F＆D)段 执行(EX)段 写回(WB)段 * 3、指令动态调度策略 88110采用按序发射、按序完成的指令动态调度策略。 指令派遣单元总是发出单一地址，然后从指令cache取出此地址及下一地址的两条指令。译码后总是力图同一时间发射这两条指令到EX段。 若这对指令的第一条指令由于资源冲突或数据相关冲突，则这一对指令都不发射，两条指令在F＆D