微机原理与接口技术第二章80x86微处理器的结构和功能.ppt

3. 80386 CPU的寄存器结构 与8086相比，80386 CPU除了将原有寄存器扩展为32位外，还增加了许多新寄存器；对段寄存器作了较大变动。 （1）通用寄存器 80386有8个32位的通用寄存器，它们都是8086中16位通用寄存器的扩展，故命名为EAX、EBX、ECX、EDX、ESI、EDI、EBP和ESP，用来存放数据或地址。 （2）指令指针寄存器和标志寄存器 32位的指令指针寄存器EIP用来存放下一条要执行的指令的地址偏移量，寻址范围为4GB。为了和8086兼容，EIP的低16位可作为独立指针，称为IP （3）段寄存器和段描述符寄存器 和8086类似，80386中存储单元的地址也是由段基地址和段内偏移量构成的。 可见，除了和8086的工作方式类似的实地址方式外，在其他情况下，80386的段寄存器并不真正存放段地址，只是从名称上沿用了8086中的叫法而已。在此，CS寄存器指向代码段对应的段描述符，由此可以找到当前代码段的段基地址。与此类似，SS指向当前堆栈段对应的段描述符，DS寄存器指向当前数据段对应的段描述符，而ES、FS、GS指向当前 三个附加段对应的段描述符。 在80386微机系统中编程，必须在存储器中建立四种系统表： GDT(Global Descriptor Table，全局描述符表)，1个。 LDT(Local Descriptor Table，局部描述符表)，若干个。 IDT(Interrupt Descriptor Table，中断描述符表)，1个。 TSS(Task State Segment，任务状态段)，若干个。 在全局描述符表GDT和局部描述符表LDT中，存有若干种描述符。其中一种叫做段描述符，由8个字节组成，用来描述段的基地址、大小和属性。GDT和LDT最大可达64KB，因此最多可存放64K÷8＝8192个描述符。段选择器和描述符寄存器的功能如图2-13所示。 图2-13 段选择器和描述符寄存器的功能 2.4 80486微处理器 1．80486的主要结构特点 80486基本上沿用了80386的体系结构，以保持同86系列微处理器在目标码级的兼容性。它由8个基本部件组成：总线接口部件、指令预取部件、指令译码部件、执行部件、控制部件、存储器管理部件以及超高速缓冲存储部件（Cache）和高性能浮点处理部件。其中后两个部件是在80836的基础上为提高80486的性能而设计的。同80386相比，80486微处理器在结构上具有如下特点： （1）在80486芯片内部包含了增强型的80387协处理器，称为浮点部件FPU（又称为浮点、处理部件、浮点运算部件） （2）利用高速缓冲存储器件管理80486芯片上的8K高速缓冲Cache。对于频繁访问的数据或指令提供快速存储。处理器中其他部件产生的所有总线访问请求在送到BIU 之前，先经过高速缓存部件。如果总线访问请求能在高速缓存得到解决，则总线访问请求立即得到满足，BIU不必再产生总线周期，这种情况称为高速缓存命中。相反叫未命中，这时BIU将以一次16字节的传输方式将请求的存储单元内容送到高速缓存，即从内存读取数据或指令进行补充。 （3）在总线空闲周期时，代码预取部件向BIU发出预取指令的请求。预取的存储器地址由预取部件自身产生。预取周期将一次读16个字节的指令代码，并存入32个字节的预取队列中。如果高速缓冲存储器在指令预取时能命中，则不需要产生总线周期。当遇到转移、中断、子程序调用等操作时，指令队列被清空 。 （4）80486采用RISC技术，使芯片内不规则的控制部分减少，指令以较短的周期执行。同时以布线逻辑直接控制来替代微代码控制，进一步缩短可变长指令的译码时间，使基本的指令可以用一个时钟周期完成。 （5）80846采用单倍的时钟频率，即CLK端加入的时钟频率，就是80486内部处理的时用的一个时钟频率，可以大大提高电路的稳定性。 （6）80486内部数据总线的宽度为64位，在其Cache与浮点部件之间采用了2条32位总线连线。而80386与80387之间只有1条32位总线相连，且80387本身无直接访问存储器的能力，要读/写数据必须借助80386，即先由80386将数据读出再送到80387中进行浮点处理，而80486的Cache与浮点寄存器之间可直接进行数据交换，大大减少了那些中间开销。这也是80486能缩短指令周期的重要原因之一。 2．80486 CPU内部结构 内部结构如图2-14所示，从图中可以看出，它保留了80386的6个功能部件（如前己述）外，新增加了高速缓存部件和浮点运算部件两部分，即所谓由“1分为6”变成“1分为8”。其中，预取指令、指令译码、内存管理单元MMU（即段单元和页单元）以及ALU单元都可以独立并行工作，