基于多级放大结构的高速低功耗时间数字转换器设计.pdfVIP

下载本文档

1
0
约2.45万字
约 8页
2018-10-23 发布于北京
举报
版权申诉

基于多级放大结构的高速低功耗时间数字转换器设计.pdf

1、本文档共8页，可阅读全部内容。
2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
8、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

北京大学学报(自然科学版) 第 54 卷第 2 期 2018 年 3 月 Acta Scientiarum Naturalium Universitatis Pekinensis, Vol. 54, No. 2 (Mar. 2018) doi: 10.13209/j.0479-8023.2017.145 基于多级放大结构的高速低功耗时间数字转换器设计 1 2,† 1 1 1 范传奇贾嵩王振宇严伟吴泽波 1. 北京大学软件与微电子学院 , 北京 100871; 2. 教育部微电子器件和电路重点实验室 , 北京大学信息科学技术学院 , 北京 100871; † 通信作者 , E-mail: jias@pku.edu.cn 摘要提出一种多级放大时间数字转换器新型结构。该结构由粗测和细测组成, 粗测部分利用延时链得到小于一个延时单元的关键余量, 并设计了面积小、功耗低的关键余量选择逻辑。细测部分 , 利用两倍时间放大器和过半判断器从高位到低位依次产生4位二进制码。在 SMIC 65 nm工艺下仿真, 新型结构的分辨率为 1.44 ps, 量程为736 ps, 转换速度可达470 MS/s, 在 100 MHz频率下, 平均功耗仅为 1.3 mW。对两倍时间放大器设计了校准电路, 提高了抵抗PVT 的能力, 得到良好的积分非线性。关键词时间数字转换器; 时间放大器; 高速; 低功耗中图分类号 TN453 Design of a High Speed Low Power Time-to-Digital Converter Based on Multi-stage Amplification Structure 1 2,† 1 1 1 FAN Chuanqi , JIA Song , WANG Zhenyu , YAN Wei , WU Zebo 1. School of Software and Microelectronics, Peking University, Beijing 100871; 2. Key Laboratory of Microelectronics Devices and Circuits (MOE), School of Electronics Engineering and Computer Science, Peking University, Beijing 100871; † Corresponding author, E-mail: jias@pku.edu.cn Abstract The authors present a time-to-digital converter based on multi-stage amplification structure. This structure consists of coarse stage and fine stage. Coarse stage utilizes delay line to get the res