主支方向倒计时控制模块.DOC

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
主支方向倒计时控制模块

主支方向倒计时控制模块 东西方向控制 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY contrala IS PORT( clk : IN STD_LOGIC; rst : IN STD_LOGIC; ra , ga, ya: OUT STD_LOGIC; timeah,timeal: OUT STD_LOGIC_VECTOR(3 DOWNTO 0) ); END contrala; ARCHITECTURE bhv OF contrala IS TYPE rgy IS (red ,green , yellow ); —亮灯顺序 BEGIN PROCESS(clk) VARIABLE a:std_logic; --变量A用来控制信号灯转换 VARIABLE th,tl:std_logic_vector(3 DOWNTO 0); VARIABLE state: rgy; BEGIN IF(rst=1)THEN ga=’0’; ra=’1’; ya=’0’; ELSIF clk ‘EVENT AND clk=’1’ THEN CASE state IS WHEN green =IF a=’0’ THEN ---绿灯控制模块 th:=”0001”; ——时间设置的十位 tl:=”0101”; ——时间设置的个位 a:=’1’; ga=’1’; ——绿灯点亮 ra=’0’; ya=’0’; ELSE IF NOT(th=”0000”AND tl=”0001”)THEN IF tl=”0000”THEN ——倒计时 tl:=”1001”; th:=th-1; ELSE tl:=tl-1; END IF; ELSE th:=”0000”; tl:=”0000”; a:=’0’; state:=yellow; END IF; END IF; WHEN red=IF a=’0’ THEN _红灯控制模块 th:=”0011”; tl:=”0000”; a:=’1’; ra=’1’; ya=’0’; ga=’0’; ELSE IF NOT(th=”0000”AND tl=”0001”)THEN IF tl=”0000” THEN ——倒计时 tl:=”1001”; th:=th-1; ELSE tl:=tl-1; END IF; ELSE th:=”0000”; tl:=”0000”; a:=’0’; state:=green; END IF; END IF; WHEN yellow =IF a=’0’ THEN ---黄灯控制模块 th:=”0000”; tl:=”0101”; a:=’1’; ya=’1’; ga=’0’; ra=’0’; ELSE IF NOT(th=”0000”AND tl=”0001”)THEN IF tl=”0000”THEN ——倒计时 tl:=”1001”; th:=th-1; ELSE tl:=tl-1; END IF; ELSE th:=”0000”; tl:=”0000”; a:=’0’; state:=red; END IF; END IF; END CASE; END IF; timeah=th; timeal=tl; END PROCESS; END bhv; 南北方向控制 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY contralb IS PORT( clk : IN STD_LOGIC; rst : IN STD_LOGIC; rb , gb, yb: OUT STD_LOGIC; timebh,timebl: OUT STD_LOGIC_VECTOR(3 DOWNTO 0) ); END contralb; ARCHITECTURE bhv OF contralb IS TYPE rgy IS (green , yellow , red ); —亮灯顺序 BEGIN PROCESS(clk) VARIABLE a:std_logic; --变量A用来控制信号灯转换 VARIABLE th,tl:std_logic_vector(3 DO

文档评论(0)

fengruiling + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档