优化布局布线时序仿真.PPT

狭义的EDA技术 以大规模可编程逻辑器件为设计载体，以硬件描述语言为系统逻辑描述的主要表达方式，以计算机、大规模可编程器件的开发软件及实验开发系统为设计工具，自动完成用软件方式描述的电子系统到硬件系统的逻辑编译、逻辑化简、逻辑分割、逻辑综合及优化、布局布线、逻辑仿真，直至完成对于特定目标芯片的适配编译、逻辑映射、编程下载等工作，最终形成集成电子系统或专用集成芯片的一门多学科融合的新技术。 EDA技术特点 1、用软件的方式设计硬件 2、用软件方式设计的系统到硬件系统的转换是 由相关开发软件自动完成的 3、设计过程可用有关软件进行各种仿真 4、系统可现场编程、在线升级 5、整个系统集成在一个芯片上、体积小、功耗 低、可靠性高 第三节、EDA软件系统的构成 1、设计输入子模块 用图形编辑器、文本编辑器作设计描述，完成语义正确性、语法规则的检查。 2、设计数据库子模块 系统的库单元、用户的设计描述、中间设计结果。 3、分析验证子模块 各个层次的模拟验证、设计规则的检查、故障诊断。 4、综合仿真子模块 实现从高层抽象描述向底层次描述的自动转换，以及各个层次的仿真验证。 5、布局布线子模块 完成由逻辑设计到物理实现的映射。 EDA工具的发展趋势 1）描述工具 发展趋势是以硬件描述语言（HDL）为主。 系统级描述（软、硬件协同设计） ： SystemC、 SystemVerilog、 Superlog、SpecC 2）混合信号处理能力 数/模混合信号的处理 数字信号的描述：VHDL、Verilog HDL 模拟信号的描述：AHDL 微波信号的描述：MHDL 3）仿真工具 仿真分为： 功能仿真（前仿真、系统级仿真、行为仿真） 验证系统的功能。 时序仿真（后仿真、电路级仿真） 验证系统的时序特性、系统性能。 仿真是系统验证的主要手段，是整个电子设计过 程中花费时间最多的环节。工作量占整个设计的 60% ~ 70%。 仿真的层次： 1.电路级仿真 仿真对象是用晶体管、电阻、电容组成的电路网路。工具如：SPICE 2.门级仿真 针对以逻辑门和功能块描述的电路系统。 3.寄存器传输级仿真 电子系统由寄存器、存储器、总线、运算单元等基本单元构成，并描述数据在这些元件中流动的条件和过程。 4.高层次仿真(行为仿真) 以行为算法和结构的混合描述为对象。 仿真验证的充分性：不是100% 逻辑仿真存在的问题： （1）仿真输入数据由用户给出，输入数据 的好坏决定了所能查出错误的多少。 （2）输出结果的分析要由有经验的人来进行。 （3）由于输入数据难以穷举，不能保证查 出全部错误。验证是一穷举逼近过程。 形式验证(formal verification) 4）综合工具 综合：由高层次描述自动转换为低层次描述的过程。 是EDA技术 的核心。 综合分为：行为综合、逻辑综合、前端综合、 版图综合、测试综合 行为级描述 寄存器传输级描述（RTL） 门级描述 版图级描述 设计前端 设计后端 数字系统各个层次的描述与综合的关系： 行为领域描述 结构领域描述 物理领域描述 算法层 寄存器传输层 逻辑层 电路层 版图层 高层次综合 逻辑综合 逻辑综合 版图综合 高层次综合： 给定数字系统的算法级行为描述、约束条件和目标集合，在目标集合中找出一个满足约束条件、实现系统行为的结构。 高层次综合的意义： 1、对于超大规模芯片设计和上市时间的压力，高 层次综合是必由之路。可明显提高设计速度， 极大缩短设计周期。 2、对系统不同实现方案进行选择。 3、对系统不同实现方案的性能（资源、速度等）