《数字电路与数字逻辑》第六章5幻灯片资料.pptVIP

6.5.3 任意进制计数器 1）用触发器和逻辑门设计任意进制计数器 例6.5.1 试用JKFF和与非门设计按自然二进制码记数的M=5的同步加法记数器 解 (1)求触发器级数 n≥log25, 取n=3 (2)列综合表 (3)求激励函数 (4)作逻辑电路图;（2）置数法 ①置最小数法 例6.5.2 试用74161 用置最小数法实现M=12的计数器。 解 最小数=N-M=16-12=4;③置最大数法 例6.5.4 用74161 用置最大数法实现M=12的计数器。 解 起跳状态M-2=10;(3) MN; CP(I) 74160(I) 状态 Qcc(I) CP(II) (即Qcc1的非) 74160(II) ;;6.5.4 移存型计数器 1)概述(串入并出的移存器) 2)分析和设计(写出第一级触发器的 以后各级触发器的 都可用 表示);3)典型电路 （1）环形计数器(D1=Q4);（2）扭环形计数器;;6.6 序列码发生器 1）概述 （1）计数型序列码发生器 （2）反馈移存型序列码发生器 ;(2)已知序列长度设计发生器（可自行设定???型，过程与上相同） 3）移存型序列码发生器 的设计 （1）已知序列码设计发生器 例6.6.2设计产生序列码101000的