相移时延如何改善DC-DC转换器性能？.docVIP

相移时延如何改善DC/DC转换器性能？ 在大多数需要通过单一输入源调节多路输出电压的步降电源转换应用中，开关稳压器会在向FPGA、DSP和微处理器提供负载点（POL）电源时，施加高输入均方根（RMS）电流和噪声。为解决此问题，设计工程师通常会采用高输入滤波（但有附加成本），以减轻传导型电磁干扰（EMI）和/或辐射型电磁干扰，同时对较高的系统I2R功率损耗加以控制。 　　在使用音频放大器的系统中，设计工程师必须克服的另一个技术挑战是“拍频”，亦即电源的开关DC/DC转换器之间的频差。如果拍频在100Hz到23kHz之间，则音频放大器很可能会检测到它们，并扰乱系统性能。 　　本文探讨了如何使用相移时延技术来对主/从（Master/Slave）配置的多个DC/DC降压稳压器进行同步。对多个转换器进行相移可防止ON时间重叠和减小RMS电流、纹波和输入电容要求，这可改善系统电磁干扰并提高功率效率。该方法还可消除对高输入滤波电路的需要，并解决与拍频有关的问题。 　　如图1所示，转换器1是“主”转换器，它为其余的“从”转换器提供设定频率。 　　 　　图1：使用主/从配置的ISL8018 DC/DC转换器应用。 　　同步多个DC/DC转换器通道比较容易和简单，但相移编程却可能是个挑战。图2是同相和异相配置的DC/DC转换器的对比。两种设计均使用三相方法来提供24A输出电流。若想增大输出电流，可增加