第5章 存储器系统(精品·公开课件).ppt

第5章 第5章：存储器系统 教学重点 5.1 存储器概述 5.1.1 存储器的分类 5.1.1 存储器的分类 5.1.1 存储器的分类 5.1.2 现代微机系统的存储器体系结构 5.1.2 现代微机系统的存储器体系结构 5. 2 半导体存储器 5.2.1 半导体存储器的分类 1. 读写存储器RAM 2. 只读存储器ROM 掩膜ROM：信息制作在芯片中，不可更改 PROM：允许一次编程，此后不可更改 EPROM：用紫外光擦除，擦除后可编程；并允许用户多次擦除和编程 EEPROM（E2PROM）：采用加电方法在线进行擦除和编程，也可多次擦写 Flash Memory（闪存）：能够快速擦写的EEPROM，但只能按块（Block）擦除 5.2.2 半导体存储器的主要性能指标 5.2.3 半导体存储芯片的结构 5.3 随机存取存储器（RAM） 5.3.1 静态RAM（SRAM） 一、RAM原理 SRAM的基本存储单元是R-S触发器电路 （双稳态） 故 · 随机存取 · 有电—信息保持, 读不改变 · 掉电—信息丢失 特点：易失性 (掉电：信息丢失) 5.3.1 静态RAM（SRAM） SRAM主要有存储体和外围电路构成： 5.3.1 静态RAM（SRAM） 1. 存储体 每个基本存储单元－－存储1位二进制数（图5.4） 许多个基本存储单元形成行列存储矩阵 SRAM一般采用“字结构”存储矩阵： 每个存储单元存放多位（4、8、16等） 每个存储单元具有一个唯一的地址 存储容量与地址、数据线个数有关： 芯片的存储容量 ＝存储单元数×存储单元的位数＝2M×N M：芯片的地址线根数 N：芯片的数据线根数 5.3.1 静态RAM（SRAM） 2. 外围电路 ⑴ 地址译码器－地址行、列译码结构（双译码） X译码－－k/2个输入，输出2 k/2 Y译码－－k/2个输入，输出2 k/2 共有： 2 k/2 X 2 k/2＝ 2 k 输出状态 译码输出线： 2 k/2＋ 2 k/2＝ 2 k/2 X2 参见P218图5.5 ⑵ I/O电路 (1) 地址译码电路 (3) 片选和读写控制逻辑 片选端CS*或CE* 有效时，可以对该芯片进行读写操作 输出OE* 控制读操作。有效时，芯片内数据输出 该控制端对应系统的读控制线 写WE* 控制写操作。有效时，数据进入芯片中 该控制端对应系统的写控制线 3. SRAM的读/写过程 1) 读出过程 地址码→地址输入端，经X与Y地址译码器译码，产生行选通、列选通信号，选中某一单元。 (2) 被选中单元的信息→I/O电路的输入端。信号放大、整形后送到双向三态缓冲器→DB上。 (3) 在送上地址码的同时，输出允许信号和片选信号。 2) 写入过程 (1) 地址码→地址输入端，选中相应的存储单元，使其可以进行写操作。 (2) 将要写入的数据放在DB线上。 (3) 有效的片选信号和写信号，这时三态门打开，DB线上的数据进入输入电路，送到存储单元的位线上，从而写入该存储单元。 4. 典型SRAM芯片 2） Intel6264 3. HM6264BL读周期 3. HM6264BL读周期 5.3.2 动态RAM(DRAM) 1. 存储电路 基本存储电路—单管动态存储电路 核心：电容 P221 图5.8 利用MOS管栅极和源极之间的电容C来存储信息。 电容上 “有”电荷状态为“1” “无”电荷状态为“0” 特点: ⑴ 电荷泄漏—信息丢失—刷新(2ms~8ms) （充电） ⑵电路简单,功耗低,集成度高,速度比静态慢。 5.4 只读存储器ROM 用户在程序中只能读不能写 ----存放固定程序，如监控程序、启动程序、BIOS程序等 特点： ① 非易失性 ② 只读性 ③ 可靠性高 5.4.1 掩膜ROM 信息由厂家完成，用户不能修改。 基本存储电路： P226 图5.11 掩膜ROM 有管子， D0上“0”