利用MAXIICPLD实现SPI至I2S接口.PDFVIP

利用 MAX II CPLD 实现 SPI 至 I2S 的接口 2007 年 12 月， 1.0 版 应用笔记 487 引言 本应用笔记介绍怎样使用 Altera® MAX® II CPLD 来实现协议转换，通过 串行外设接口(SPI) 控制 inter-IC 声音 (I2S) 总线上的音频设备数据流。 2 2 2 I S 和 SPI 接口 I S 是3 线半双工串行接口，常用于通过被称为I S 总线的3 线总线来连接系 统中的音频设备。 I2S 设备和总线使用 3条线：串行数据 (SDA)，承载了 对应于每一个音频通道的两路时分复用音频数据；串行时钟 (SCK) 和字选 择 (WS)，控制数字音频数据在I2 2 S 总线上不同设备之间的传输。 I S 系统 能够处理和串行时钟分开的串行音频数据，以消除抖动。 SPI 是4 线全双工串行接口，常用于连接系统内部和外部的系统处理器 ( 主 机 ) 和外设 ( 从机 ) 。SPI 利用单独的数据输出信号线 ( 主机输出从机输 入，即 MOSI) 和数据输入信号线 ( 主机输入从机输出，即 MISO) 以及时 钟 (SCLK) 和从机选择或者片选信号 (CS) 来进行通信。 本设计支持 SPI 接口主机对其他设备的数据流控制，包括 A/D 转换器、 数字信号处理器、数字滤波器、音频处理器、 PC 多媒体音频转换器等 I2 2 S 总线设备。有的嵌入式系统并没有为音频数据通信提供 I S 接口，但是 有 SPI 接口。您可以在和这些接口相似的环境中有效地使用本设计。 利用 MAX II SPI 主机的桥接接口是 SPI 从机，它有四条信号线 (CS, SCLK, MISO 和 2 2 MOSI) 。I S 总线一侧接口是 I S 主机，它有三条信号线 (I2S_ SCK, CPLD实现SPI至 I2S_SDA和 I2S_WS) 。CLK是主机时钟，位于I2S 主机外部。图1 所示为采 I2S 的接口 用 MAX II CPLD 来实现 SPI 至 I2S 接口。 Altera 公司 1 AN-487-1.0 应用笔记 487：利用 MAX II CPLD 实现 SPI 至 I2S 的接口 2 图1. 利用 MAX II CPLD 实现 SPI 至 I S 接口 MAX II SCLK S S I 12S_SCK I P P