《第8章单片机小系统及片外扩展》-精选·课件.ppt

单总线的工作原理 顾名思义，单总线即只有一根数据线，系统中的数据交换、控制都由这根线完成。设备（主机或从机）通过一个漏极开路或三态端口连至该数据线，以允许设备在不发送数据时能够释放总线，而让其它设备使用总线。单总线通常要求外接一个约为4.7kΩ的上拉电阻，这样，当总线闲置时，其状态为高电平。主机和从机之间的通信可通过3个步骤完成，分别为初始化1-wire器件、识别1-wire器件和交换数据。由于它们是主从结构，只有主机呼叫从机时，从机才能应答，因此主机访问1-wire器件都必须严格遵循单总线命令序列，即初始化、ROM、命令功能命令。如果出现序列混乱，1-wire器件将不响应主机（搜索ROM命令，报警搜索命令除外）。 2)写时序 当主机将数据线的电平从高拉到低时，形成写时序，有写0和写1两种时序。写时序开始后，DS18B20在15-60us期间从数据线上采样，如果采样到低电平，则向DS18B20写0，否则写1，两个独立的时序之间至少需要1us的恢复时间。 3）读时序 当主机从DS18B20读取数据时，产生读时序，此时，主机将数据线的电平从高拉到低使读时序被初始化。如果此后15us内，主机在总线上采样到低电平，则从DS18B20读0，否则读1. 静态RAM存储器有读出、写入和维持3种工作方式，这些工作方式的操作控制如表8－6所列。 2 串行E2PROM芯片 由于串行E2PROM芯片引脚少(一般为8脚），系统扩展时占用MCU的I/O口线少，接口简单，应该采用串行扩展方案组成系统。 串行E2PROM芯片有很多种，如24×××系列和93×××系列等等。但这里要特别推荐XICOR公司的具有E2PROM、看门狗、上电复位以及电压监控等功能的多用途芯片X5045，芯片引脚及接口电路见图10－18。 因为要建立一个可靠的系统，除需要有用数据的存储外，看门狗和电压监控是十分必要的，所以最好选用一个多功能的芯片。 8.3.2 访问片外RAM的操作时序 这里包括从RAM中读和写两种操作时序，但基本过程是相同的。 这时所用的控制信号有ALE和ＲＤ(读)或ＷＲ(写)。 P0口和P2口仍然要用，在取指阶段用来传送ROM地址和指令，而在执行阶段传送片外RAM地址和读／写的数据。 1. 读片外RAM操作时序 89C51单片机若外扩一片RAM，则应将其 ＷＲ引脚与RAM芯片的ＷＥ引脚连接，ＲＤ引脚与芯片ＯＥ引脚连接。 ALE信号的作用即锁存低8位地址，以便读片外RAM中的数据。 读片外RAM周期时序如图8－28(a)所示。 图8－28 89C51访问片外RAM操作时序图 在第一个机器周期的S1状态，ALE信号由低变高①，读RAM周期开始。 在S2状态，CPU把低8位地址送到P0口总线上，把高8位地址送上P2口(在执行“MOVX A，@DPTR”指令阶段时才送高8位；若是“MOVX A，@Ri”指令，则不送高8位)。 ALE的下降沿②用来把低8位地址信息锁存到外部锁存器74HC373内③，而高8位地址信息一直锁存在P2口锁存器中。 在S3状态，P0口总线变成高阻悬浮状态④。 在S4状态，ＲＤ信号变为有效⑤(是在执行“MOVX A，@DPTR” 后使ＲＤ信号有效)，ＲＤ信号使得被寻址的片外RAM略过片刻后把数据送上P0口总线⑥，当ＲＤ回到高电平后⑦，P0总线变为悬浮状态。 至此，读片外RAM周期结束。 2. 写片外RAM操作时序 向片外RAM写(存)数据，是89C51执行“MOVX @DPTR，A”指令后产生的动作。这条指令执行后，在 89C51的ＷＲ引脚上产生ＷＲ信号的有效电平，此信号使RAM的ＷＥ端被选通。 写片外RAM的时序如图828(b)所示。 开始的过程与读过程类似，但写的过程是CPU主动把数据送上P0口总线，故在时序上，CPU先向P0总线上送完低8位地址后，在S3状态就将数据送到P0总线③。此间，P0总线上不会出现高阻悬浮现象。 在S4状态，写控制信号ＷＲ有效，选通片外RAM，稍过片刻，P0上的数据就写到RAM内了。 8.3.3 89C51扩展2 KB RAM 图8－29所示电路为89C51地址线直接外扩2 KB静态RAM 6116的连线图。 8282(同74HC373)锁存低8位地址； 89C51的ＷＲ（Ｐ３.６）和ＲＤ（Ｐ３.７）分别与6116写允许端ＷＥ和读允许端ＯＥ连接，以实现写／读控制； 因为系统必须使用片内ROM从0000H开始的空间，所以，ＥＡ接高电平； 6116的片选控制端ＣＥ接地为常选通，地址为0000H～07FFH。 对于有片内Flash ROM的89C51扩展一片RAM，便可组成一个简单的系统。 图8－29 89C51扩展2 KB RAM 89C51单片机直接扩展2 KB RAM 6116，当容量不够时，