《UART接口设计及FPGA验证》》-毕业论文.docVIP

  • 4
  • 0
  • 约3.38万字
  • 约 46页
  • 2018-11-21 发布于广西
  • 举报

《UART接口设计及FPGA验证》》-毕业论文.doc

PAGE 14 PAGE 11 PAGE 5 NUMPAGES 45 PAGE 23PAGE UART接口设计及FPGA验证 The Design of UART Interface and FPGA Verification 专业:微电子一班 学生: 指导教师: 摘 要:随着电子技术的发展,以及数据传送的需要,通用异步接收/发送器(UART)已成为MCU、CPU、DSP等的基本配置,应用广泛。UART数据通过串行输入、输出,不同装置间通信不需要传送时钟信号,避免了同步传送的时序处理问题,数据线引脚较少,避免了信号间的相互干扰,是未来数据传送的发展方向。本文主要讨论如何应用Verilog HDL语言,基于FPGA器件实现可复用的UART IP Core。通过修改配置文件,用户可以根据需要设置相应的参数,以实现相应功能的UART器件。本设计模块主要包括UART发送器、接收器、波特率发生器,以及总线接口控制逻辑。设计通过Xilinx公司的Spartan-3系列器件XC3S400 FPGA进行功能验证。 关键词:UART、IP核、发送器、接收器、波特率发生器、Verilog HDL Abstract: With the development of electronic technology, as the need of data transmi

文档评论(0)

1亿VIP精品文档

相关文档