特征应用概述功能方框图.PDF

特征 180 MHz 时钟速率参考时钟具有 6 倍倍乘器。芯片具有高性能 10 位 DAC 和高速滞后比较器 无杂散动态范围 SFDR 为 43 分贝@ 70 MHz 的模拟输出。 32 位频率控制字 简化控制接口：并行或串行 异步加载格式 5 位相位调制和补偿能力 比较器纹波抖动80 ps p-p @ 20 MHz +2.7 V 至+5.25 V 单电源工作 低功耗： 555 毫瓦@ 180 兆赫 省电功能， 4 毫瓦@ 2.7 V 超小 28 引线 SSOP 封装 频带宽 正常输出工作频率范围为 0～72MHz ; 应用 频率/相敏正弦波合成 为进行数字通信设定时钟恢复和锁定电路 通信 数字控制的 ADC 编码发生器 敏捷 L.O 应用在正交振荡器 连续波，调幅，调频， FSK 信号，发射机的 MSK 模式。 概述 该 AD9851 是一种高度集成的设备，采用先进的 DDS 技术，再加上内部高速度、高性能 D / A 转换 器，和比较器，使一个数字可编程频率合成器和时钟发生器功能化。当参照准确的时钟源， AD9851 可以产生一个稳定的频率和相位且可数字化编程的模拟正弦波输出。此正弦波可直接用作 时钟源，在其内部转化为方波成为灵活的时钟发生器。AD9851 采用的最新的高速 DDS 内核可接受 32 位的频率控制字，180 MHz 系统时钟，分辨率为 0.04 赫兹。该 AD9851 包含一个特有的 6 × REFCLK 倍乘器电路，因此无需高速外部晶振。 6 × REFCLK 倍乘器使其有最小的无杂散动态范围 SFDR 和相位噪声特性。AD9851 提供了 5 位可编程相位调制，使移相输出的增量为 11.25°。 功能方框图 该 AD9851 包含一个内部的高速比较器。可以输出一个低抖动输出脉冲。可进行频率调整，控制能 将相位调谐字异步加载到 AD9851 并通过并行或串行方式载入。并行负载格式由五个迭代的 8 位控 制字（字节） 。第一个 8 位字节控制输出相位， 6 × REFCLK 倍乘器，电源关闭启用和装载模式; 其余字节组成 32 位频率控制字。串行加载完成是通过一个 40 位串行数据流进入通过其中一根并 行输入总线。该 AD9851 采用先进的具有突破性功能的 CMOS 技术。供电电源仅 555 毫瓦功率耗散 （+5 V 电源供电） ，最大时钟速率为 180 兆赫。该 AD9851 封装采用 28 引脚 SSOP ，主流 AD9850 为 125 MHz 的频率。 AD9851 详细说明 时钟输入特性（6 倍倍乘器未启动）：+5V 供电时最小输出频率 1MHZ，最高输出频率为 160MHZ。 +3.3V 供电时最小输出频率 1MHZ，最高输出频率为 120MHZ。 +2.7V 供电时最小输出频率 1MHZ，最高输出频率为 100MHZ。 时钟输入特性（6 倍倍乘器启动）： +5V 供电时最小输出频率 5MHZ，最高输出频率为 30MHZ。 +3.3V 供电时最小输出频率 5MHZ，最高输出频率为 20.83MHZ。 +2.7V 供电时最小输出频率 5MHZ，最高输出频率为 16.66MHZ。 输入阻抗：1MΩ 输出阻抗：120kΩ 宽带无杂散动态范围 1.1 MHz 模拟输出 (DC to 72 MHz) +25°C IV 60 64 dBc 20.1 MHz 模拟输出 (DC to 72 MHz) +25°C IV 51 53 dBc 40.1 MHz 模拟输出 (DC to 72 MHz) +25°C IV 51 55 dBc 50.1 MHz 模拟输出 (DC to 72 MHz) +25°C IV 46 53 dBc 70.1 MHz 模拟输出 (DC to 72 MHz) +25°C IV 42 43 dBc 窄带无杂散动态范围 1.1 MHz (±50 kHz) +25°C V 85 dBc 1.1 MHz (±200 kHz) +25°C V 80 dBc 40.1 MHz (± 50 kHz) +25°C V 85 dBc